集成電路制造工藝-預覽頁
【正文】 MOST截止，PMOST導通，輸出電子 vo為高；相反，當 vI為高電平時， NMOST導通， PMOST截止，輸出電平 vo為 ?低． ?在 CM0S反相器中，不論它處在哪一種邏輯狀態(tài) (Vl＝ VDD或 VSS)，都有一個晶體管處于截止態(tài)，因此電源和地之間的電流很小，CMOC電路的功耗也就很小。 ?每個晶體管之間必須在電學上相互隔離開，以防止器件之間的相互影響。利用 CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的sio2 、多晶硅、非晶硅、氮化硅、金屬 (鎢、鉬 )等。隔離質量的優(yōu)劣對電路性能、成品率和可靠性等都有很大的影響． ? CMOS集成電路隔離工藝 ? MOS晶體管結構本身具有自隔離性，在同一硅片上制作的 MOS晶體管無需采用任何隔離措施就自然地相互隔離開． ?但當相鄰 MOS管之間的場氧化層上有導線經過時，該導線將成為寄生 MOS管的柵極，若導線上的電壓增大到一定的程度就可能導致寄生 M0S管開啟，使相鄰晶體管之間的隔離被破壞． ?因此， MOS集成電路隔離的實質就是如何防止場寄生晶體管開啟． ?防止場寄生晶體管開啟的途徑主要有兩種；增大場氧化層厚度和提高場氧下面硅層的表面摻雜濃度． ?（ 1）標準場氧化隔離：為了防止場區(qū)寄生晶體管的開啟，場氧化層必須足夠厚，而厚的場氧化層勢必會造成較高而且陡直的氧化韌臺階，這對金屬布線時的臺階覆蓋非常不利，甚至會造成斷鋁等現(xiàn)象． ?（ 2）局域氧化隔離 (Local Oxidation Isolation，縮寫為 LOCOS)： ?首先在硅片上熱生長一層薄氧化層，并 CVD淀積一層氯化硅，之后進行光刻，以光刻膠作為掩蔽層刻蝕場區(qū)的氮化硅、氧化硅層。 :39:5102:39Jan2324Jan23 ? 1故人江海別，幾度隔山川。 。 , January 24, 2023 ? 很多事情努力了未必有結果，但是不努力卻什么改變也沒有。 :39:5102:39:51January 24, 2023 ? 1意志堅強的人能把世界放在手中像泥塊一樣任意揉捏。 2023年 1月 24日星期二 2時 39分 51秒 02:39:5124 January 2023 ? 1空山新雨后，天氣晚來秋。 :39:5102:39Jan2324Jan23 ? 1越是無能的人，越喜歡挑剔別人的錯兒。 2023年 1月 24日星期二 上午 2時 39分 51秒 02:39: ? 1最具挑戰(zhàn)性的挑戰(zhàn)莫過于提升
教學課件相關推薦
鄂ICP備17016276號-1