【正文】 雙向數(shù)據(jù)線 ? VPP 編程電壓輸入端 ? OE 輸出允許信號(hào) ? CE 片選信號(hào) ? PGM 編程脈沖輸入端，讀數(shù)據(jù) 時(shí)， PGM=1 操作方式 讀 輸出禁止 備用 (功率下降 ) 編程禁止 編程 Intel 編程 校驗(yàn) Intel 標(biāo)識(shí)符 CE OE PGM A9 Vpp Vcc 輸出 L L H H L L L L L H X X H H L L H H X X L L H H X X X X X X X H Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vpp Vpp Vpp Vpp Vcc DOUT 高阻 高阻 高阻 DIN DIN DOUT 編碼 2764操作方式 2764中第 26腳為 NC， 若改為 A13， 則為27128芯片封裝圖 ， 27128是一塊 16K 8bit的 EPROM芯片 ， 其操作與 2764相同 。 的 15W紫外燈管， 對(duì)準(zhǔn)芯片窗口 ， 在近距離內(nèi)連續(xù)照射 15~20分鐘 ， 即可將芯片內(nèi)的信息全部擦除 。 采用的辦法是：在管子的漏極加一個(gè)高電壓 ， 使漏區(qū)附近的 PN結(jié)雪崩擊穿 ， 在短時(shí)間內(nèi)形成一個(gè)大電流 ， 一部分熱電子獲得能量后將穿過絕緣層 ， 注入浮置柵 。 編程結(jié)束后 ， 盡管撤除了電源 ， 但由于絕緣層的包圍 ， 聚集的電荷無法泄露 ， 因此電荷分布維持不變 。 (3) 只能使用一次，一旦進(jìn)行了編程不能擦除片內(nèi)信息。 編程 時(shí) ， 通過字線選中某個(gè)晶體管 。 每 4個(gè)基本存儲(chǔ)單元為一組， 同時(shí)被選中 。 X譯碼輸出選中某一行，但這一行中，哪一個(gè)能輸出與 I/O電路相連，還取決于 Y譯碼輸出，故每次只選中一個(gè)單元。 位于矩陣交叉點(diǎn)并與位線和被選字線相連的 二極管導(dǎo)通 ，使該位線上輸出電位為低電平，結(jié)果 輸出為 “ 0” ，否則為“ 1” 。 D7 D0 它包含有 (1) 地址譯碼器 (2) 存儲(chǔ)矩陣 (3) 控制邏輯 (4) 輸出電路 圖 ROM組成框圖 一、掩膜 ROM 特點(diǎn)： (1) 器件制造廠在制造時(shí)編制程序 ,用戶不能修改。 圖 (a) Intel 2164 DRAM芯片引腳圖 GND Din A7 A5 A4 A3 A6 Dout VCC A0 A1 A2 NC 2164 1 16 8 9 WE RAS CAS A0~A7：地址輸入 CAS：列地址選通 RAS：行地址選通 WE：寫允許 Din：數(shù)據(jù)輸入 Dout： 數(shù)據(jù)輸出 Vcc：電源 GND：地 圖 (b) Intel 2164 DRAM內(nèi)部結(jié)構(gòu)框圖 Dout WE Din CAS RAS A7 … A1 A0 8 位 地 址 鎖 存 器 128 128 矩陣 128個(gè)讀出放大器 1/2列譯碼 128個(gè)讀出放大器 128 128 矩陣 128 128 矩陣 128個(gè)讀出放大器 1/2列譯碼 128個(gè)讀出放大器 128 128 矩陣 4選1 I/O門控 輸出緩沖器 行時(shí) 鐘緩 沖器 列時(shí) 鐘緩 沖器 寫允 許時(shí) 鐘緩 沖器 數(shù)據(jù) 輸入 緩沖 器 包含： (1) 存儲(chǔ)體 (2)外圍電路 a. 地址譯碼器 b. 讀 /寫控制及 I/O電路 c. 片選控制 CS 二、 RAM的組成 只讀存儲(chǔ)器 (ROM) ROM主要由地址譯碼器、存儲(chǔ)矩陣、控制邏輯和輸出電路 四部分 組成（如圖 ），與 RAM不同之處是 ROM在使用時(shí)只能讀出，不能隨機(jī)寫入。 2164是 64K 1位的DRAM芯片 ， 片內(nèi)含有 64K個(gè)記憶單元 ， 所以 ， 需要 16位地址線尋址 。 所以 ， 讀出過程實(shí)際上是讀 、 回寫過程 ， 回寫也稱為刷新 。 該行選擇信號(hào)使本行上所有基本存儲(chǔ)單元電路中的 T1管均導(dǎo)通 ， 由于 刷新放大器具有很高的靈敏度和放大倍數(shù) ， 并且能夠?qū)碾娙萆献x取的電流信號(hào) （ 與 Cs上所存 “ 0” 或 “ 1” 有關(guān) ） 折合為邏輯 “ 0” 或邏輯“ 1” 。 二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器 DRAM 刷新放大器 數(shù)據(jù) I/O線 T1 CS 行選擇信號(hào) 圖 單管 DRAM基本存儲(chǔ)元電路 T2 列選擇 信號(hào) 圖 RAM的基本存儲(chǔ)電路，由 MOS晶體管 和一個(gè) 電容 CS組成。 典型的靜態(tài) RAM芯片如Intel 6116 （ 2K 8 位 ） ， 6264 （ 8K 8 位 ） ， 62128（ 16K 8位 ） 和 62256（ 32K 8位 ） 等 。 工作過程 : 特點(diǎn)： (1) 不需要刷新，簡(jiǎn)化外圍電路。 而當(dāng)寫入信號(hào)和地址譯碼信號(hào)消失后 ， 該狀態(tài)仍能保持 。 可以用這兩種不同狀態(tài)分別表示 “ 1” 或 “ 0” 。 其中 T T2為工作管 ， T T4為負(fù)載管 ， T T6為控制管 ， T T8也為控制管 ， 它們?yōu)橥涣芯€上的存儲(chǔ)單元共用 。 5. 其他指標(biāo) 體積 、 重量 、 功耗 (包括維持功耗和操作功耗 )。 三、半導(dǎo)體存儲(chǔ)器芯片的主要技術(shù)指標(biāo) 1. 存儲(chǔ)容量（存放二進(jìn)制信息的總位數(shù)） 存儲(chǔ)容量 =存儲(chǔ)單元個(gè)數(shù) 每個(gè)存儲(chǔ)單元的位數(shù) 常用單位： MB、 GB、 TB 其中： 1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B 2. 存取時(shí)間 存取時(shí)間 又稱存儲(chǔ)器訪問時(shí)間 。 3. 地址寄存器 用于存放 CPU訪問存儲(chǔ)單元的地址，經(jīng)譯碼驅(qū)動(dòng)后指向相應(yīng)的存儲(chǔ)單元。 A0 A1 A2 A3 A4 X0 X31 ... W0,0 W31,0 W0,31 W31,31 Y0 Y31 基本存儲(chǔ)電路 R/W控制 Y(列 )地址譯碼及 I/O控制 數(shù)據(jù)輸入 數(shù)據(jù)輸出 A5 A6 A7 A8 A9 … X (行 ) 地 址 譯 碼 器 圖 雙譯碼結(jié)構(gòu)示意圖 單譯碼方式 主要用于容量小的存儲(chǔ)器， 雙譯碼方式 可大大減少譯碼輸出選擇線的數(shù)目，適用于大容量的存儲(chǔ)器。譯碼器輸出驅(qū)動(dòng) N根字線 中的一根，每根字線由 M位信號(hào) 組成。 2. 譯碼驅(qū)動(dòng)電路 該電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。 由于半導(dǎo)體存儲(chǔ)器具有存取速度快 、 集成度高 、 體積小 、功耗低 、 應(yīng)用方便等優(yōu)點(diǎn) ， 在此我們只討論 半導(dǎo)體存儲(chǔ)器 。 2. 外存儲(chǔ)器 ( 外存 ) 功能 ：存儲(chǔ)當(dāng)前不參加運(yùn)行的程序和數(shù)據(jù)。 存儲(chǔ)器的職能： ? 信息交換中心。 由若干記憶單元組成一個(gè)存儲(chǔ)單元 、 一個(gè)存儲(chǔ)單元能存儲(chǔ)一個(gè) 字 ， 字有 4位 、 8位 、 16位等 ， 稱之為字長(zhǎng) ， 字長(zhǎng)為 8