【正文】 FH A12~A0 2764 （甲） 2764 （乙） A14 A13 CE CE 圖 ，令 A13和 A14分別接芯片甲和乙的片選端?？赡艿倪x擇只有 10（選中芯片 甲 ） 和 01（選中芯片 乙 ） 。 圖 線選法 A19~A15因未參與對 2個 2764的片選控制，故 其值可以是 0或 1（用 x表示任?。?，這里，假定取為全 0，則得到了兩片 2764的地址范圍如圖中所示，顯然 2片 2764的重疊區(qū) 各有 25=32個 。 全譯碼法中，對剩余的 全部高位地址線進行譯碼稱為 全譯碼法 。 a. 譯碼電路復雜。 b. 每組的地址區(qū)間是確定的、唯一的。 特點： ： 圖 2個例子。前一例采用門電路譯碼，后例采用 3~8譯碼器譯碼。 3~8譯碼器有 3個控制端： G1， G2A， G2B，只有當 G1=1， G2A=0， G2B=0，同時滿足時，譯碼輸出才有效。究竟輸出 (Y0~Y7)中是哪個有效，則由選擇輸入 C、 B及 A三端狀態(tài) 決定。CBA=000時， Y0有效， CBA=001時， Y1有效，依此類推。單片2764（ 8K 8位， EPROM）在高位地址 A19~A13=0001110時被選中 。 圖 全譯碼法 G1 G2A G2B Y6 74LS138 a. 譯碼電路較復雜 。 b. 每組的地址區(qū)間不唯一 ， 有地址重疊 。 在譯碼法中 ， 只對 剩余的高位 地址線的 某幾根 進行譯碼 ， 稱為 部分譯碼法 。 關(guān)于部分譯碼法例題見后面內(nèi)容。 特點： (局部譯碼法 )： 圖 4. 22所示的電路，采用部分譯碼對 4個 2732芯片（ 4K 8位，EPROM）進行尋址。譯碼時，未使用高位地址線 A1 A18和 A15。所以，每個芯片將同時具有 23=8個可用且不同的地址范圍（即重疊區(qū)）。 芯片 A19 ~ A15 A14~A12 A11 ~ A0 一個可用地址范圍 1 00 000 全 0~全 1 00000~00FFFH 2 00 001 全 0~全 1 01000~01FFFH 3 00 010 全 0~全 1 02022~02FFFH 4 00 011 全 0~全 1 03000~03FFFH 圖 部分譯碼 2732 (1) 2732 (4) 2732 (2) 2732 (3) CE CE CE CE Y0 Y1 Y2 Y3 G1 G2A G2B C B A M/IO A16 A17 A14 A13 A12 A11~A0 1. 8086存儲器組織 存儲器中 ， 任何兩相鄰的字節(jié)被定義為一個字 ，構(gòu)成字的兩個字節(jié)都有各自的字節(jié)地址 。 (1) 字的地址： 字的 高字節(jié) 放 高地址 ， 低字節(jié) 放 低地址 ， 低字節(jié)的地址作為 字的地址 (2) 字的存放方式 ： a. 非規(guī)則存放 : 若一個字從 奇數(shù)地址開始 存放 b. 規(guī)則存放 : 若一個字從 偶數(shù)地址開始 存放 (3) 字的存放原則 ： 規(guī)則存放 二、簡單的 8086存儲器子系統(tǒng)的設(shè)計 圖 字的規(guī)則存放和非規(guī)則存放 字的規(guī)則存放 字的非規(guī)則存放 存儲器 地址 00200H 00201H 00202H 00203H 00204H 00205H 00206H 34H 12H 字節(jié)變量 78H 56H 字節(jié)變量 (1) 偶數(shù)存儲體與 8086的 D0～ D7相連。 (2) 奇數(shù)存儲體與 8086中 D8～ D15相連。 (3) A1～ A19用來同時訪問兩個存儲體的字節(jié)單元。 (4) A0和 BHE(高 8位數(shù)據(jù)總線允許 )信號用來選擇存儲體。 圖 存儲體與總線的連接 DB D15~D8 D7~D0 奇存儲體 A0 AB BHE A19~ A1 偶存儲體 CS A19~A1 D7~D0 CS A19~A1 D7~D0 8086CPU訪問 (讀或?qū)?)存儲器由 信號 BHE和 A0組合形成，見表 。 表 BHE和 A0組合的對應(yīng)操作 BHE A0 數(shù)據(jù)讀 /寫格式 使用數(shù)據(jù)線 需要的總線周期 0 0 從偶地址讀 /寫一個字 AD15~AD0 一個總線周期 1 0 從偶地址讀 /寫一個字節(jié) AD7~AD0 一個總線周期 0 1 從奇地址讀 /寫一個字節(jié) AD15~AD8 一個總線周期 0 1 1 0 從奇地址讀 /寫一個字 先讀 /寫字的低 8位（在奇體中） 再讀 /寫字的高 8位（在偶體中） AD15~AD8 AD7~AD0 兩個總線周期 2. 連接舉例： 要求用 4K 8的 EPROM芯片 2732， 8K 8的 RAM芯片 6264， 譯碼器 74LS138構(gòu)成 8K字 ROM和 8K字 RAM的存儲器系統(tǒng) ， 如圖 ， 系統(tǒng)配置為最小模式 。 ROM芯片 ， 8K字用 4片 2732芯片組成 ， 片內(nèi)用 12根地址線 A1~A12尋址 。 RAM芯片 ， 8K字用 2片 6264芯片組成 ， 片內(nèi)用 13根地址線 A1~A13尋址 。 芯片選擇由 74LS138譯碼器輸出 Y0、 Y1完成 。 74LS138譯碼器的輸入端 C， B， A分別連地址線 A16~A14， A0、 BHE用來作為偶體 /奇體存儲器的體選控制信號 。 由于 ROM芯片容量為 4K 8位， 用 A13和 Y0輸出進行二次譯碼 ， 來選擇兩組 ROM芯片 ， 如圖 。 存儲器的地址范圍為 : 04000H~07FFFH 全 0 ~ 全 1 1 0 0 3組 02022H~03FFFH 全 0 ~ 全 1 1 0 0 0 2組 00000H~01FFFH 全 0 ~ 全 1 0 0 0 0 1組 地址范圍 A12…… A1A0 A13 A14 A15 A16 A17 A18 A19 芯片 注：高位地址線 A1 A1 A17未使用表示取 0、 1均可，此處用 0代替，所以每塊芯片將同時有 23=8個重疊區(qū)。 Y7 A B C G2A G2B 74LS138 G1 Y0 Y1 amp。 A13~A1 CE 6264 3 偶體 CE 2732 2 偶體 CE 2732 1 偶體 CE 6264 3 奇體 CE 2732 1 奇體 CE 2732 2 奇體 amp。 amp。 amp。 A B C G2A G2B 74LS138 G1 Y0 Y1 Y7 WR RD RD RD A13~A1 A12~A1 A12~A1 A12~A1 A12~A1 WR RD RD RD D7~D0 D15~D8 圖 8086 CPU與存儲器連接的舉例 A14 A15 A16 A0 M/IO A14 A15 A16 BHE A13