結(jié)構(gòu)4總線和存儲(chǔ)器結(jié)構(gòu)-資料下載頁(yè)
2025-05-13 22:07本頁(yè)面
【正文】 I 19 存儲(chǔ)器的層次結(jié)構(gòu) 指令和通用寄存器 外部存儲(chǔ)器 高速緩存 C ache 主存儲(chǔ)器 第 1 層 第 2 層 第 3 層 第 4 層 C P U 內(nèi)部 存儲(chǔ)容量變大，每位價(jià)格變低 訪問(wèn)速度變快 圖 2 ccc 處理器存儲(chǔ)器層次結(jié)構(gòu) BIT/TI 20 存儲(chǔ)系統(tǒng)原理 ?一個(gè)處理器系統(tǒng)可以有多種存儲(chǔ)器 ? Cache、 主存儲(chǔ)器和外部存儲(chǔ)器 ? SRAM、 SBSRAM、 DRAM ? 存儲(chǔ)器在處理器系統(tǒng)任意組織是不能成為一個(gè)有效的存儲(chǔ)系統(tǒng) ?存儲(chǔ)器系統(tǒng) ? 兩個(gè)或兩個(gè)以上速度 、 容量和價(jià)格各不相同的存儲(chǔ)器用硬件或 （ 和 ） 軟件連接起來(lái)的對(duì)應(yīng)用程序員透明 、 統(tǒng)一的一個(gè)數(shù)據(jù)和 （ 或 ） 指令存放系統(tǒng) ， 它的速度接近速度最快的存儲(chǔ)器的速度 ， 它的容量等于或接近容量最大的存儲(chǔ)器的容量 ， 它的單位容量?jī)r(jià)格接近容量最大的存儲(chǔ)器的單位容量?jī)r(jià)格 BIT/TI 21 存儲(chǔ)系統(tǒng)原理 存儲(chǔ)系統(tǒng) 存儲(chǔ)器 M1 （ T 1 ， S 1 ， C 1 ） 存儲(chǔ)器 M2 （ T 2 ， S 2 ， C 2 ） 存儲(chǔ)器 Mn （ T n ， S n ， C n ） 當(dāng)作系統(tǒng)，從外部看： 對(duì)應(yīng)用程序員，存儲(chǔ)系統(tǒng)透明、統(tǒng)一 存儲(chǔ)訪問(wèn)周期 T ? min (T 1 ,T 2 , ? ? ? ,T n ) 存儲(chǔ)系統(tǒng)容量 S ? max (S 1 ,S 2 , ? ? ? ,S n ) 單位容量?jī)r(jià)格 C ? min (C 1 ,C 2 , ? ? ? ,C n ) 圖 2 lll 存儲(chǔ)系統(tǒng)原理 BIT/TI 22 存儲(chǔ)系統(tǒng)原理 主存儲(chǔ)器 C ach e
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1