【正文】 直接訪問內存，并將被訪問內存的相對應塊寫入Cache。77一 、全相聯(lián)的映射方式特點：l 優(yōu)點：沖突概率小， Cache的利用高。l 缺點：比較器難實現(xiàn)，需要一個訪問速度很快代價高的相聯(lián)存儲器應用場合：l 適用于小容量的 Cache78二、直接映射方式映射方法（一對多）如：l i= j mod ml 主存第 j塊內容拷貝到 Cache的 i行l(wèi) 一般 I和 m都是 2N級 [例 ]cache容量 16字，主存容量 256字，則地址 2， 18， 34…..242 等都存放在 cache的地址2內，如果第一次 2在 cache中，下次訪問 34內容，則不管 cache其他位置的內容訪問情況，都會引起 2塊內容的替換 79二、 直接映射 方式基本原理l 利用行號選擇相應行；l 把行標記與CPU訪問地址進行比較，相同表示命中，訪問 Cache；l 如果沒有命中，訪問內 存，并將相應塊寫入 Cache80二、直接映射方式特點l 優(yōu)點：比較電路少 m倍線路，所以硬件實現(xiàn)簡單， Cache地址為主存地址的低幾位，不需變換。l 缺點：沖突概率高（抖動）應用場合l 適合大容量 Cache81三、組相聯(lián)映射方式l 前兩者的組合l Cache分組，組間采用直接映射方式，組內采用全相聯(lián)的映射方式l Cache分組 U， 組內容量 Vl 映射方法（一對多）l q= j mod ul 主存第 j塊內容拷貝到 Cache的 q組 中的某行l(wèi) 地址變換l 設主存地址 x， 看是不是在 cache中，先 y= x mod u，則在 y組中一次查找82組相聯(lián)映射方式l 分析：比全相聯(lián)容易實現(xiàn)，沖突低l v=1， 則為直接相聯(lián)映射方式l u=1， 則為全相聯(lián)映射方式l v的取值一般比較小， 一般是 2的冪，稱之為 v路組相 聯(lián) cache.8384l LFU（ 最不經常使用 ）：被訪問的行計數(shù)器增加 1，換值小的行，不能反映近期 cache的訪問情況，l LRU（ 近期最少使用） ：被訪問的行計數(shù)器置 0，其他的計數(shù)器增加 1，換值大的行，符合 cache的工作原理l 隨機替換： 隨機替換策略實際上是不要什么算法，從特定的行位置中隨機地選取一行換出即可。這種策略在硬件上容易實現(xiàn)，且速度也比前兩種策略快。缺點是隨意換出的數(shù)據(jù)很可能馬上又要使用，從而降低命中率和 cache工作效率。但這個不足隨著cache容量增大而減小。隨機替換策略的功效只是稍遜于前兩種策略。85l 例子：設 cache有 4共 4個塊， a、 b、 c、 d等為主存中的塊 ,訪問順序一次如下： a、 b、 c、 d、 b、 b、 c、 c、 d、 d、a ,下次若要再訪問 e塊。問，采用 LFU和 LRU算法替換結果是不是相同？ 86 LFU（ 最不經常使用） LRU（ 近期最少使用） 說明 1塊 2塊 3塊 4塊 說明 1塊 2塊 3塊 4塊a a進入 1 0 0 0 a進入 0 1 1 1b b進入 1 1 0 0 b進入 1 0 2 2c c進入 1 1 1 0 c進入 2 1 0 3d d進入 1 1 1 1 d進入 3 2 1 0b 命中 1 2 1 1 命中 4 0 2 1b 命中 1 3 1 1 命中 5 0 3 2c 命中 1 3 2 1 命中 6 1 0 3c 命中 1 3 3 1 命中 7 2 0 4d 命中 1 3 3 2 命中 8 3 1 0d 命中 1 3 3 3 命中 9 4 2 0a 命中 2 3 3 3 命中 0 5 3 1e 替換 a 1 0 0 0 替換 b 1 0 4 287l 由于 cache的內容只是主存部分內容的拷貝，它應當與主存內容保持一致。而 CPU對 cache的寫入更改了 cache的內容。如何與主存內容保持一致，可選用如下三種寫操作策略。216。 寫回法：換出時，對行的修改位進行判斷，決定是寫回還是舍掉。216。 全寫法：寫命中時， Cache與內存一起寫216。 寫一次法：與寫回法一致，但是第一次Cache命中時采用全寫法。88 Pentium PC的 Cache主要包括四個部分：l 取指 /譯碼單元：順序從 L2cache中取程序指令，將它們譯成一系列的微指令，并存入 L1指令 cache中。l 亂序執(zhí)行邏輯：依據(jù)數(shù)據(jù)相關性和資源可用性，調度微指令的執(zhí)行，因而微指令可按不同于所取機器指令流的順序被調度執(zhí)行。l 執(zhí)行單元：它執(zhí)行微指令，從 L1數(shù)據(jù) cache中取所需數(shù)據(jù)，并在寄存器組中暫存運算結果。l 存儲器子系統(tǒng)：這部分包括 L2cache、 L3cache和系統(tǒng)總線。當L L2cache未命中時，使用系統(tǒng)總線訪問主存。系統(tǒng)總線還用于訪問 I/O資源。 ?不同于所有先前 Pentium模式和大多數(shù)處理器所采用的結構，Pentium 4的指令 cache位于指令譯碼邏輯和執(zhí)行部件之間。其設計理念是： Pentium 4將機器指令譯成由微指令組成的簡單 RISC類指令，而使用簡單定長的微指令可允許采用超標量流水線和調度技術，從而增強機器的性能。89 Pentium PC的 Cachel 基本原理見下圖90 Pentium PC的 Cachel 2級 cache結構l L2內容是主存的子集l L1內容 是 L2的子集l L1分成 8K的指令 cache和 8K的 數(shù)據(jù) cachel 指令 cache是單端口 256位，只讀l 數(shù)據(jù) cache是雙端口（每個 32位），讀寫，采用 2路組相聯(lián)結構 128組 *2行 /組 *32字節(jié) /行 =8KB字節(jié)91 Pentium PC的 Cachel 存儲器讀寫總線周期l 256為淬發(fā)式傳送l 64位傳送l 數(shù)據(jù)一致性的保持l L1采用寫一次法l L2采用寫回法返回 92本 章 小 結l 對存儲器的要求是容量大、速度快、成本低。為了解決了這三方面的矛盾，計算機采用多級存儲體系結構，即 cache、主存和外存。 CPU能直接方問內存 (cache、主存），但不能直接訪問外存。存儲器的技術指標有存儲容量、存取時間、存儲周期、存儲器帶寬。 ?l 廣泛使用的 SRAM和 DRAM都是半導體隨機讀寫存儲器，前者速度比后者快，但集成度不如后者高。二者的優(yōu)點是體積小，可靠性高，價格低廉，缺點是斷電后不能保存信息。 ?93本 章 小 結l 只讀存儲器和閃速存儲器正好彌補了 SRAM和DRAM的缺點，即使斷電也仍然保存原先寫入的數(shù)據(jù)。特別是閃速存儲器能提供高性能、低功耗、高可靠性以及移動性，是一種全新的存儲器體系結構。 ?l 雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結構。前者采用空間并行技術，后者采用時間并行技術。這兩種類型的存儲器在科研和工程中大量使用。 ?94本 章 小 結l cache是一種高速緩沖存儲器，是為了解決CPU和主存之間速度不匹配而采用的一項重要的硬件技術，并且發(fā)展為多級 cache體系，指令 cache與數(shù)據(jù) cache分設體系。要求cache的命中率接近于 1。主存與 cache的地址映射有全相聯(lián)、直接、組相聯(lián)三種方式。其中組相聯(lián)方式是前二者的折衷方案，適度地兼顧了二者的優(yōu)點又盡量避免其缺點，從靈活性、命中率、硬件投資來說較為理想，因而得到了普遍采用。 返回95