【正文】 ink相結合，可以方便地實現(xiàn)各種DSP應用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。改進了軟件的LogicLock模塊設計功能，增添 了FastFit編譯選項，推進了網(wǎng)絡編輯性能，而且提升了調試能力。系統(tǒng)設計者現(xiàn)在能夠用Quartus II軟件評估HardCopy Stratix器件的性能和功耗，相應地進行最大吞吐量設計。 Quartus II 設計軟件改進了性能、提升了功能性、解決了潛在的設計延遲等，在工業(yè)領域率先提供FPGA與maskprogrammed devices開發(fā)的統(tǒng)一工作流程。 4 開發(fā)工具簡介 Quartus II簡介Quartus174。就是說，可以用擴展信號的頻譜作為代價， 換取用很低信噪比傳送信號，同樣可以得到很低的差錯率。最后，它具有較強的抗干擾能力，敵方要干擾這種寬帶雷達信號，將比干擾普通的雷達信號困難得多。該型雷達實質上是一種連續(xù)波雷達，具有低截獲概率性，是一種體制新、性能高、適應現(xiàn)代高技術戰(zhàn)爭需要的雷達。m序列是偽隨機序列中最重要的序列中的一種，是最長的線性移位寄存器序列。擴展頻譜通信方式有許多優(yōu)點，如抗干擾、抗噪音、抗多徑衰落、低功率譜密度下工作、有保密性、可多址復用和任意選址、高精度測量等。R(j)是一個周期函數(shù)，即 式中，k=1,2,…, p=(2n1)為周期。記作 經(jīng)過j次移位后，m序列為 其中ai+p=ai(以 p 為周期)，以上兩序列的對應項相乘然后相加， 利用所得的總和 來衡量一個m序列與它的j次移位序列之間的相關程度，并把它叫做m序列(a1,a2,a3,…,ap)的自相關函數(shù)。一個周期中長度為1的游程數(shù)占游程總數(shù)的1/2；長度為2的游程數(shù)占游程總數(shù)的1/4；其中1=k=n1。m序列一個周期經(jīng)歷2n1個狀態(tài)，少一個全0狀態(tài)（屬于偶數(shù)狀態(tài)），因此在一個周期中“1”的個數(shù)比“0”的個數(shù)多一個。③f(x)除不盡(xq+1), qp。當初始狀態(tài)為全零狀態(tài)時，移位寄存器輸出全 0 序列。同時由于這種序列雖然是周期的，但當n足夠大時周期可以很長，在一個周期內0和1的排列有很多不同方式，對每一位來說是0還是1，看來好像是隨機的，所以又稱為偽隨機碼；又因為它的某一些性質和隨機噪聲很相似，所以又稱為偽噪聲碼（PN碼）。這個電路的輸出序列是從寄存器移出的，盡管移位寄存器的狀態(tài)每一移位節(jié)拍改變一次，但無疑地是循環(huán)的。m序列是最長線性反饋移存器序列的簡稱，它是由帶線性反饋的移存器產(chǎn)生的周期最長的一種序列 。通常產(chǎn)生偽隨機序列的電路為一反饋移存器。偽隨機噪聲具有類是與隨機噪聲的一些統(tǒng)計特性，同時又便于重復產(chǎn)生和處理。20世紀40年代末，隨著通信理論的發(fā)展，仙農(nóng)（Shannon）就曾指出，在某種情況下，為了實現(xiàn)最有效的通信，應采用具有白噪聲的統(tǒng)計特性的信號。同時隨機噪聲在通信技術中，首先是作為有損通信質量的因素受到人們重視的。 圖11 m列原理圖 擾碼的目的是使短周期輸入序列變?yōu)殚L周期的信道序列。而 FPGA 具有硬件電路實現(xiàn)的優(yōu)點 , 又具有設計上的靈活性 , 并且由于 FPGA 便于實現(xiàn)大規(guī)模的數(shù)字系統(tǒng) 。(2)DSP編程實現(xiàn)該方法專業(yè)性過強，不適合一般用戶。在現(xiàn)代工程實踐中 , m 序列在通訊、導航、雷達、通信系統(tǒng)性能的測量等領域中有著廣泛的應用?；贔PGA的ｍ序列發(fā)生器基于FPGA的ｍ序列發(fā)生器摘　要ｍ序列廣泛應用于密碼學、通信、雷達、導航等多個領域，本文提出了一種基于FPGA的偽隨機序列產(chǎn)生方法，應用移位寄存器理論從序列的本原多項式出發(fā)，獲得產(chǎn)生該序列的移位寄存器反饋邏輯式，結合FPGA芯片結構特點，在序列算法實現(xiàn)中采用元件例化語句。關鍵詞：ｍ序列；移位寄存器理論；VHDL語言I目 錄摘　要 I1 m序列 1 理論基礎 1 線性反饋移位寄存器 32 m序列的性質 5 均衡性 5 5 自相關特性 5 偽噪聲特性 83 m序列的應用 9 擴展頻譜通信 9 通信加密 104 開發(fā)工具簡介 12 Quartus II簡介 12 數(shù)字系統(tǒng)開發(fā)流程 13 FPGA簡介 145 m序列生成器仿真分析 19 反饋系數(shù)表存儲器設計 19 移位存儲器設計 20 仿真分析 22參考文獻 24附 錄 251 m序列m序列是偽隨機序列的一種 ,結構簡單 ,實現(xiàn)方便。目前，m序列產(chǎn)生實現(xiàn)方法主要有3種：(1)門電路實現(xiàn)該方法設計簡單，但隨移位寄存器級數(shù)的增長，電路裝調困難，且占用的印制板面積較大。用軟件方式構成的特點是采用靈活的數(shù)據(jù)查詢方式可以獲得任意級數(shù) n 的本原多項式系數(shù) ,從而實現(xiàn) m 序列的產(chǎn)生 , 但速度受到單片機工作速度的限制。原理圖如圖 1 所示。所以，人們就不得不企圖用簡單電路來產(chǎn)生盡量長的序列。例如，在實驗室中對通信設備或系統(tǒng)進行測試時，有時要故意加入一定的隨機噪聲，這時則需要產(chǎn)生它。直到60年代，偽隨機噪聲的出現(xiàn)才使上述困難得到解決。今后我們將這種周期序列稱為偽隨機序列。由于它的理論比較成熟，實現(xiàn)比較簡便，實際應用也比較廣泛[7]。所以，寄存器的狀態(tài)可以是非全0的狀態(tài)之一。由此可見，應用n級移位寄存器所產(chǎn)生的序列的周期最長是。當移位寄存器的級數(shù)及時鐘一定時，輸出序列就由移位寄存器的初始狀態(tài)及反饋邏輯完全確定。設圖101 所示的線性反饋移位寄存器的初始狀態(tài)為(a0 a1 …an2 an1)， 經(jīng)一次移位線性反饋，移位寄存器左端第一級的輸入為 若經(jīng)k次移位，則第一級的輸入為 其中，l=n+k1≥n, k=1,2,3,… （2）線性反饋移位寄存器的特征多項式 用多項式f(x)來描述線性反饋移位寄存器的反饋連接狀態(tài)：若一個n次多項式f(x)滿足下列條件① f(x)為既約多項式(即不能分解因式的多項式)；②f(x)可整除(xp+1), p=2n1。N級移位寄存器有2n狀態(tài)，這些狀態(tài)對應二進制有一半為偶數(shù)（即末位數(shù)為0），另一半為奇數(shù)（即末尾數(shù)為1）。長度為k的游程數(shù)占游程總數(shù)的1/2k。在m序列中，常用+1代表0，：設長為p的m序列，記作 經(jīng)過j次移位后，m序列為 其中ai+p=ai(以 p 為周期)，以上兩序列的對應項相乘然后相加， 利用所得的總和 來衡量一個m序列與它的j次移位序列之間的相關程度，并把它叫做m序列(a1,a2,a3,…,ap)的自相關函數(shù)。 因此得m序列的自相關函數(shù)只有兩種取值(1和1/p)。顯然，這種通信方式與一般常見的窄帶通信方式相反，是在擴展頻譜后，寬帶通信，再相關處理恢復成窄帶后解調數(shù)據(jù)。而隨著擴頻速率的不斷提高，擴頻碼的長度急劇增加，利用計算機設計并驗證擴頻碼的各項指標能大大提高效率。這種雷達的接收機采用相關解調的方式工作，能夠在低信噪比的條件下工作，同時具有很強的抗干擾能力。其次，它在一定的信噪比時，能夠達到很好的測量精度，保證測量的單值性，比單脈沖雷達具有更高的距離分辨力和速度分辨力。對于加性白高斯噪聲的連續(xù)信道，其信道容量C與信道傳輸帶寬B及信噪比S/N之間的關系可以用下式表示 這個公式表明，在保持信息傳輸速