【正文】 全的或者部分的系統(tǒng)內重新配置。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結構卻復雜的多。這個結構由一個或者多個可編輯的結果之和的邏輯組列和一些相對少量的鎖定的寄存器。 　　CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結構。CPLD和FPGA包括了一些相對大數(shù)量的可以編輯邏輯單元。另外一種方法是用CPLD（復雜可編程邏輯器件備）。廠商也可能會提供便宜的但是編輯能力差的FPGA。 　　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，而且消耗更多的電能。 　　系統(tǒng)設計師可以根據(jù)需要通過可編輯的連接把FPGA內部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復雜一些的組合功能比如解碼器或數(shù)學方程式。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。在設計過程中，如果出現(xiàn)錯誤，則需重新回到設計輸入階段，改正錯誤或調整電路后重新測試。定時分析器可通過三種不同的分析模式分別對傳播延時、時序邏輯性能和建立/保持時間進行分析。（3）仿真與定時分析：仿真和定時分析均屬于設計校驗，其作用是測試設計的邏輯功能和延時特性。 數(shù)字系統(tǒng)開發(fā)流程（1）設計輸入：包括原理圖輸入、HDL文本輸入、EDIF網(wǎng)表輸入、波形輸入等幾種方式。Quartus平臺與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應商的開發(fā)工具相兼容。Altera的Quartus II可編程邏輯軟件屬于第四代PLD開發(fā)平臺。此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結合，可以方便地實現(xiàn)各種DSP應用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。支持MAX II CPLD系列、Cyclone系列、Cyclone II、Stratix II系列、Stratix GX系列等。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。該軟件具有開放性、與結構無關、多平臺、完全集成化、豐富的設計庫、模塊化工具等特點，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。改進了軟件的LogicLock模塊設計功能，增添 了FastFit編譯選項，推進了網(wǎng)絡編輯性能，而且提升了調試能力。該平臺支持一個工作組環(huán)境下的設計要求，其中包括支持基于Internet的協(xié)作設計。系統(tǒng)設計者現(xiàn)在能夠用Quartus II軟件評估HardCopy Stratix器件的性能和功耗，相應地進行最大吞吐量設計。Altera Quartus II （）設計軟件是業(yè)界唯一提供FPGA和固定功能HardCopy器件統(tǒng)一設計流程的設計工具。 Quartus II 設計軟件改進了性能、提升了功能性、解決了潛在的設計延遲等，在工業(yè)領域率先提供FPGA與maskprogrammed devices開發(fā)的統(tǒng)一工作流程。 QuartusII design 提供完善的 timing closure 和 LogicLock? 基于塊的設計流程。 4 開發(fā)工具簡介 Quartus II簡介Quartus174。 擴頻通信系統(tǒng)的工作方式有：直接序列擴頻、跳變頻率擴頻、 跳變時間擴頻和混合式擴頻。就是說，可以用擴展信號的頻譜作為代價， 換取用很低信噪比傳送信號，同樣可以得到很低的差錯率。 擴展頻譜技術的理論基礎是山農公式。最后，它具有較強的抗干擾能力，敵方要干擾這種寬帶雷達信號，將比干擾普通的雷達信號困難得多。首先，它是一種連續(xù)波雷達，可以較好地利用發(fā)射機的功率。該型雷達實質上是一種連續(xù)波雷達，具有低截獲概率性，是一種體制新、性能高、適應現(xiàn)代高技術戰(zhàn)爭需要的雷達。在雷達信號設計中的應用 近年興起的擴展頻譜雷達所采用的信號是已調制的具有類似噪聲性質的偽隨機序列，它具有很高的距離分辨力和速度分辨力。m序列是偽隨機序列中最重要的序列中的一種，是最長的線性移位寄存器序列。擴頻通信的優(yōu)勢主要來自于偽隨機碼具有白噪聲的統(tǒng)計特性。擴展頻譜通信方式有許多優(yōu)點，如抗干擾、抗噪音、抗多徑衰落、低功率譜密度下工作、有保密性、可多址復用和任意選址、高精度測量等。 3 m序列的應用 擴展頻譜通信擴展頻譜通信(Spread Spectrum Communication)是將待傳送的信息數(shù)據(jù)被偽隨機編碼(擴頻序列：Spread Sequence)調制，實現(xiàn)頻譜擴展后再傳輸，接收端則采用同樣的編碼進行解調及相關處理，恢復原始信息數(shù)據(jù)。R(j)是一個周期函數(shù)，即 式中，k=1,2,…, p=(2n1)為周期。 另外由m序列的均衡性可知， 在一個周期中 0 比 1 的個數(shù)少一個， 故得AD=1(j為非零整數(shù)時)或p(j為零時)。記作 經過j次移位后，m序列為 其中ai+p=ai(以 p 為周期)，以上兩序列的對應項相乘然后相加， 利用所得的總和 來衡量一個m序列與它的j次移位序列之間的相關程度，并把它叫做m序列(a1,a2,a3,…,ap)的自相關函數(shù)。例如原序列{Xi}=1110010,那么右移2位的序列{Xi2}=0011101. 自相關特性M序列具有非常重要的自相關特性。一個周期中長度為1的游程數(shù)占游程總數(shù)的1/2；長度為2的游程數(shù)占游程總數(shù)的1/4；其中1=k=n1。產生的m序列為1110010，其中碼元為“1”的有4個，碼元為“0”的有3個，即在一個周期中“1”的個數(shù)比“0”多一個。m序列一個周期經歷2n1個狀態(tài)，少一個全0狀態(tài)（屬于偶數(shù)狀態(tài)），因此在一個周期中“1”的個數(shù)比“0”的個數(shù)多一個。 2 m序列的性質 均衡性 在一個周期中，m 序列中“1”的個數(shù)比“0”的個數(shù)多一個。③f(x)除不盡(xq+1), qp。 （1）線性反饋移位寄存器的遞推關系式 遞推關系式又稱為反饋邏輯函數(shù)或遞推方程。當初始狀態(tài)為全零狀態(tài)時，移位寄存器輸出全 0 序列。其特性由移位寄存器的級數(shù)、初始狀態(tài)、反饋邏輯以及時鐘速率(決定著輸出碼元的寬度)所決定。同時由于這種序列雖然是周期的，但當n足夠大時周期可以很長，在一個周期內0和1的排列有很多不同方式，對每一位來說是0還是1，看來好像是隨機的，所以又稱為偽隨機碼；又因為它的某一些性質和隨機噪聲很相似，所以又稱為偽噪聲碼（PN碼）。這里所謂“各態(tài)歷經”就是所有個狀態(tài)都經過了。這個電路的輸出序列是從寄存器移出的，盡管移位寄存器的狀態(tài)每一移位節(jié)拍改變一次，但無疑地是循環(huán)的。不難看出，在任何一個時刻去觀察移位寄存器的狀態(tài)，必然是個狀態(tài)之一，其中每一狀態(tài)代表一個n位的二進制數(shù)字；但是，必須把全0排斥在外，因為如果一個進入全0，不論反饋線多少或在哪些級，這種狀態(tài)就不會再改變。m序列是最長線性反饋移存器序列的簡稱，它是由帶線性反饋的移存器產生的周期最長的一種序列 。由線性反饋遺存器產生出的周期最長的二進制數(shù)字序列，稱為最大長度線性反饋遺存器序列，通常簡稱為m序列。通常產生偽隨機序列的電路為一反饋移存器。目前廣泛應用的偽隨機噪聲都是由數(shù)字電路產生的周期序列（即濾波等處理后）得到的。偽隨機噪聲具有