課程設(shè)計論文-基于dds的波形發(fā)生器設(shè)計-文庫吧資料
2024-11-24 17:26本頁面
【正文】 /按鍵的十位 sbit key_power = P2^4。 //AD9850 四字節(jié)輸入后，上升沿有效 sbit key_unit = P2^2。 //AD9850 工作標(biāo)志位 sbit W_SLK = P2^0。 //無符號長整形數(shù)值，我們需要輸入的頻率 uint MHZ, KHZ , HZ。 //9850 頻率和控制字 ,WRITE_DATA[5]為控制字，其他32 位為頻率字 uchar display_data[8]。 // 設(shè)置數(shù)碼管段碼 09 unsigned char code weima[]={0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f}。本文主要給出串行寫入方式的C 源程序以供讀者調(diào)試參考。 15 圖（４） 16 4 軟件部分 4．１ 軟件部分設(shè)計 軟件程序的功能就是通過程序使整個系統(tǒng)按照人們的設(shè)想要求工作起來 ,本系統(tǒng)中最主要的部分就是將 AD9850 的 40 位控制字通過單片機寫入 到 AD9850 芯片內(nèi) ,系統(tǒng)的程序流程圖如圖 4 所示。為了詳細(xì)介紹 AD9850 的用法 ,這里重點給出本系統(tǒng)中 A T89S52 單片機與 AD9850 芯片連接電路 ,如圖 4 所示 ,其中 R1 = 1 kΩ, R2 = 10kΩ, R3 = 1kΩ,單片機晶振選用 12 MHz ,電容采用 30 p F 經(jīng)典值。與并行方式相比 ,串行寫入方式在數(shù)據(jù)傳輸?shù)乃俣壬弦? ,但它更大優(yōu)點是能節(jié)省很多 I/ O 口資源 [8 ]。 圖（ 2） 圖（ 3） 微 控制器 相位累加器 波形轉(zhuǎn)換和算法 模數(shù)轉(zhuǎn)換器 低通濾波 比較器 參考時鐘 Sin 信號 矩形波端口 13 3 硬件部分 AD9850的模塊原理圖 14 ３．２ 硬件電路設(shè)計 AD9850 控制字的寫入方式有串行和并行兩種。串行控制 字的寫入時序如圖 3 所示。 AD9850 有串行和并行兩種控制命令字寫入方式。 f r 為參考時鐘頻率 。在應(yīng)用中 ,工作方 式選擇位設(shè)為 00 ,因為 01 ,10 ,11 已經(jīng)預(yù)留作為工廠測試用。流程如圖（ 2）。、 176。、 45176。在 125MHz 的時鐘下， 32位的頻率控制字可使 AD9850的輸出頻率分辨率達(dá) ；并具有 5位相位控制位，而且允許相位按增量 180176。將 DAC 的輸出經(jīng)低通濾波后接到 AD9850內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。 AD9850采用 32位的相位累加器將信號截斷成 14位輸入到正弦查詢表，查詢表的輸出再被截斷成 10位后輸入到 DAC， DAC 再輸出兩個互補的電流。相位寄存器每過 2N/M 個外部參考時鐘后返回到初始狀態(tài)一次，相位地正弦查詢表每消費品一個循環(huán)也回到初始位置，從而使整個 DDS 系統(tǒng)輸出一個正弦波。范圍的一個相位點。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應(yīng)正弦波 11 中 0176。每來一個外部參考時鐘，相位寄存器便以步長 M 遞加。 AD9850內(nèi)含可編程 DDS 系統(tǒng)和高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成。 AD9850的引腳排列，圖 2為其組成框圖。美國 AD 公司推出的高集成度頻率合成器 AD9850便是采用 DDS 技術(shù)的典型產(chǎn)品之一。它的輸入是相位調(diào)制器輸出的高 M 位（而并非全部 N位）值，將其作為正弦 ROM 查找表的地址值； 查詢表把輸入的地址相位信息映射成正弦波幅度信號 ；輸出送往 DAC，轉(zhuǎn)化為模擬信號。 圖 DDS的構(gòu)成圖 10 相位調(diào)制器 (phasemod)接收相位累加器的相位輸出，在這里加一個相位偏移值，主要用于實現(xiàn)信號的相位調(diào)制，如 PSK（相移鍵 控）等，在不使用時可以去掉該部分，或加一個固定的相位控制字。通常也可在波形存貯器前面加一個相位調(diào)制器，使其具有相位調(diào)制的功能，為了防止頻率控制字、相位控制字改變時干擾相位累加器和相位調(diào)制器的正常工作，分別在這兩個模塊前面加入了兩組寄存器，從而靈活且穩(wěn)定地控制頻率字和相位字的輸入。 本實驗項目中的設(shè)計主要針對數(shù)控振蕩器（ NCO）部分， DAC 部分直接采用實驗系統(tǒng)箱提供的數(shù) /模轉(zhuǎn)換電路。 在這里 ? ?0:1?? NFWK ， NM 2? 。再由 DAC將其轉(zhuǎn)換成為階梯模擬波形，最后由具有內(nèi)插作用的 LPF 將其平滑為連續(xù)的正弦波形作為輸出。由圖 見，DDS 由相位累加器和波形存儲器（即， ROM 查詢表）構(gòu)成的數(shù)控振蕩器（ NCO_ Numerically Controlled Oscillators）、數(shù) 模轉(zhuǎn)換器（ DAC）以及低通濾波器（ LPF）三部分組成。 綜上所述，在采樣頻率一定的情況下，可以通過控制兩次采樣之間的相位增量（不得大于π）來控制所得離散序列的頻率，經(jīng)保持、濾波之后可唯一的恢復(fù)出此頻率的模擬信號。因此，只要控制這個相位增量，就可以控制合成信號的頻率。根據(jù)采樣定理： co ff 21? （ 26） 只要從（ 23）出來的離散序列即可唯一的恢復(fù)出（ 22）的模擬信號。為了分析簡化起見，可令 U=1， o? =0，這將不會影響對頻率的研究。本綜合實驗項目采用基于 FPGA的 EDA技術(shù)設(shè)計實現(xiàn) DDS芯片，并可以根據(jù)實際需要對其功能進行靈活地修改，配置。 同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有極高的頻率分辨率、極 快的變頻速度，變頻相位連續(xù)、相位噪聲低，易于功能擴展和全數(shù)字化便于集成，容易實現(xiàn)對輸出信號的多種調(diào)制等優(yōu)點，滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。 1971年 3月美國學(xué)者 ， 率合成（ DDS__Direct Digital Synthesis）技術(shù)。在通信、
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1