【正文】 自動(dòng)化 硬件描述語言 QUARTUSII 2 DESIGN OF INTELLIGENT FUNCTION GENERATOR BASED ON EDA ABSTRACT Function signal generator is a mon signal source that is widely used in electronic measurement and scientific research. With the development of the modern measurement and modern munication technology, the equipment and method of corresponding test have a higher requirement. Therefore, designing a high accuracy, good stability, flexible and convenient function generator has a very high value. The design of intelligent function generator with adjustable frequency is based on the hardware description language VHDL, and pleted the programming, logic synthesis and simulation by the QUARTUS II software which is made in a corporation named Altera. This topic can generate six monly used signals, for example, increasing oblique wave, decreasing oblique wave, trapezoidal wave, sine wave, square wave and triangle wave. This design with stable frequency of the waveform can select the waveform by the waveform selector switch. The waveform information of output can reach the expected effect. Finally, the test result of the entire system is given and shows that the simulation of design plan meets scheme design. What’s more, with EDA 3 technology, the design has the advantage of stable output, facility design, convenient operation, high reliability and the design efficiency is also improved. KEY WORDS: function generator EDA VHDL QuartusII1 目 錄 第一章 緒論 ...............................................................1 課題研究現(xiàn)狀與意義 ..................................................1 課題主要內(nèi)容及目標(biāo) ..................................................2 第二章 系統(tǒng)相關(guān)技術(shù)介紹 ...................................................3 EDA 技術(shù) .............................................................3 FPGA 技術(shù) ............................................................3 FPGA 的發(fā)展 .....................................................3 FPGA 設(shè)計(jì)原理 ...................................................4 硬件描述語言相關(guān)介紹 ................................................6 硬件描述語言 HDL................................................6 VHDL 語言 .......................................................7 開發(fā)工具介紹 ........................................................8 第三章 系統(tǒng)方案設(shè)計(jì) ......................................................10 系統(tǒng)整體方案 .......................................................10 軟件設(shè)計(jì) ...........................................................10 第四章 波形模塊的設(shè)計(jì)和仿真 ..............................................11 遞增斜波信號(hào)產(chǎn)生模塊 ...............................................12 遞減斜波信號(hào)產(chǎn)生模塊 ...............................................12 三角波信號(hào)產(chǎn)生模塊 .................................................13 梯形波信 號(hào)產(chǎn)生模塊 .................................................14 方波信號(hào)產(chǎn)生模塊 ...................................................14 正弦波信號(hào)產(chǎn)生模塊 .................................................15 函數(shù)選擇器模塊 .....................................................16 函數(shù)發(fā)生器的頂層設(shè)計(jì) ...............................................17 第五章 結(jié)束語 ............................................................19 總結(jié) ...............................................................19 心得體會(huì) ...........................................................19 參考文獻(xiàn) ................................................................20 附錄 :VHDL 源程序清單 ......................................................211 第一章 緒論 課題研究 現(xiàn)狀 與意義 函數(shù)發(fā)生器也成為信號(hào)發(fā)生器，作為電子系統(tǒng)的重要組成部分 ，廣泛應(yīng)用于電子電路、工業(yè)控制、教學(xué)科研等領(lǐng)域，它為電子測(cè)量和計(jì)量工作提供符合技術(shù)要求的電信號(hào)，在電子設(shè)計(jì)領(lǐng)域中起著極其重要的作用 [1]。 本課題以硬件描述語言 VHDL 為開發(fā)語言，通過 Altera 公司的QuartusII 軟件環(huán)境完成了頻率可調(diào)的智能函數(shù)發(fā)生器的程序設(shè)計(jì) ,并進(jìn)行了邏輯綜合，仿真，設(shè)計(jì)了一種可 以產(chǎn)生遞增斜波、遞減斜波、梯形波、正弦波、方波、三角波六種常用信號(hào)的函數(shù)發(fā)生器。隨著現(xiàn)代測(cè)量和現(xiàn)代通信技術(shù)的發(fā)展，對(duì)相應(yīng)的測(cè)試儀器和測(cè)試手段也有了更高的要求，因此，設(shè)計(jì)一款精確度高、穩(wěn)定性好、靈活便捷的函數(shù)發(fā)生器具有很高的應(yīng)用價(jià)值。而且由于設(shè)計(jì)采用了 EDA 技術(shù)，縮短了開發(fā)研制周期，提高了設(shè)計(jì)效率，使系統(tǒng)具有該函數(shù)信號(hào)發(fā)生器具有輸出穩(wěn)定，設(shè)計(jì)靈活 ,實(shí)現(xiàn)簡(jiǎn)單 ,性能穩(wěn)定的特點(diǎn)。 隨著電子技術(shù)的不斷發(fā)展，現(xiàn)代的電子測(cè)量、通信系統(tǒng)越來越需要有高穩(wěn)定度、高純度的信號(hào)源。這種信號(hào)發(fā)生器雖然具有輸出信號(hào)頻率范圍寬，結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)，但輸出波形單一，且頻率穩(wěn)定度和準(zhǔn)確度較差不能達(dá)到我們的要求。在 70年代前，信號(hào)發(fā)生器主要有兩類：正弦波和脈沖波，而函數(shù)發(fā)生器介于兩類之間，能夠提供正弦波、余弦波、方波、三角波等幾種常用標(biāo)準(zhǔn)波形，產(chǎn)生其它波形時(shí)，需要采用較復(fù)雜的電路和機(jī)電結(jié)合的方法。直接數(shù)字頻率合成是由 J. Tierney和. Rader于 1971年提出的技術(shù)，其主要優(yōu)點(diǎn)是它的輸出頻率、相位和幅度能夠在數(shù)字處理器的控制下精確而快速地變換，并且相位變化連續(xù)，易于集成和調(diào)整 [16]。 HP877OA實(shí)際上也只能產(chǎn)生 8種波形，而且價(jià)格昂貴。 目前我國研制的函數(shù)信號(hào)發(fā)生器取得了一定的成果，但總的來說，我國高精度的標(biāo)準(zhǔn)信號(hào)源產(chǎn)品較少并且產(chǎn)品落后，可靠 性較差，并且研究起步較晚，與國外發(fā)達(dá)國家比較水平差距比較大，我國函數(shù)信號(hào)發(fā)生器還沒有形成真正的產(chǎn)業(yè)，所以現(xiàn)在研究基于直接數(shù)字頻率合成技術(shù)與 FPGA相結(jié)合的函數(shù)發(fā)生器并且研制出相關(guān)的產(chǎn)品將對(duì)我國國防、科研、教育起到深遠(yuǎn)的意義。 本次設(shè)計(jì)采用自上而下的切割重組設(shè)計(jì)方法。并 設(shè)置一個(gè)波形選擇開關(guān)，通過此開關(guān)可以選擇以上各種不同種類的輸出函數(shù)波形。 EDA 技術(shù)的出現(xiàn)，極大地提高了 電路 設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。如利用二維圖形編輯與分析工具，輔助進(jìn)行集成電路版圖編輯， PCB 布局布線等工作。 20 世紀(jì) 90 年代， EDA 技術(shù)開始從以單個(gè)電子產(chǎn)品開發(fā)為對(duì)象轉(zhuǎn)向針對(duì)系統(tǒng)級(jí)電子產(chǎn)品的設(shè)計(jì)。 FPGA 技術(shù) FPGA 的發(fā)展 現(xiàn)場(chǎng)可編程門陣列 FPGA(Field Programmable Gate Array FPGA)是在 PAL、 GAL、CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。所以 ， FPGA 既解決了定制電 路的不足，又克服了原 4 有可編程器件門路數(shù)有限的缺點(diǎn)，是當(dāng)代電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它所具有的硬件描述語言的可修改性，高集成性，高速低功耗，開發(fā)周期短，硬件與軟件并行性，決定了它的崛起是必然的趨勢(shì)。 早期的 PDL器件可以實(shí)現(xiàn)速度特性較好的邏輯功能，但由于其結(jié)構(gòu)過于簡(jiǎn)單，因此，只能用于實(shí)現(xiàn)較小規(guī)模的電路設(shè)計(jì) [5]。配置數(shù)據(jù)可以存儲(chǔ)在片外的 EPROM 或者計(jì)算機(jī)上，設(shè)計(jì)人員可以控制加載過程，在現(xiàn)場(chǎng)修改器件的邏輯功能，即所謂現(xiàn)場(chǎng)可編程。 FPGA 設(shè)計(jì)原理 FPGA 采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個(gè)新概念， FPGA 的電路結(jié)構(gòu)是由若干獨(dú)立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接成所需要設(shè)計(jì)的數(shù)字系統(tǒng)。 FPGA 可以作為其它全定制或半定制 ASIC 電路的樣片?？梢哉f， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前大規(guī)模 FPGA設(shè)計(jì)一般選擇“自頂向下”，采用可完全獨(dú)立于芯片廠商及其產(chǎn)品結(jié)構(gòu)的描述語言，在功能級(jí)對(duì)設(shè)計(jì)產(chǎn) 品進(jìn)行定義，并結(jié)合功能仿真技術(shù)，以確保設(shè)計(jì)的正確性，在功能定義完成后，利用邏輯綜合技術(shù)，把功能描述轉(zhuǎn)換成某一具體結(jié)構(gòu)芯片的網(wǎng)表文件。 編譯完成 后，在綜合前即可對(duì)所描述的內(nèi)容進(jìn)行功能仿真。 將綜合輸出的邏輯網(wǎng)表適配到具體的 FPGA器件上，合理正確連接各個(gè)元件，進(jìn)行時(shí)序仿真，這種 仿真可以全面檢查門延時(shí)和線延時(shí)的信息。 FPGA設(shè)計(jì)流程見圖 21。 6 圖 21 FPGA設(shè)計(jì)流程圖 硬件描述語言相關(guān)介紹 硬件描述語言 HDL 硬件描述語言英文名稱為 Hardware Description Language，簡(jiǎn)稱 HDL，主要是用來編寫設(shè)計(jì)文件，建立電子系統(tǒng)行為級(jí)的仿真模型。 HDL 語言既包含一些高層程序設(shè)計(jì)語言的結(jié)構(gòu)形式，同時(shí)也兼顧描述硬件線路連接的具體構(gòu)件。在硬件電路中從輸入到輸出總是有延遲存在，為描述這些特征， HDL 語言建立了時(shí)序的概念。 （ 2）自上而下 (TopDown)的設(shè)計(jì)方法 自上而下的設(shè)計(jì)是從系統(tǒng)級(jí)開始，把系統(tǒng)劃分為基本單元，然后再把每個(gè)基本單元?jiǎng)澐譃橄乱粚哟蔚幕締卧?，一直這樣做下去，直到可以直接用 EDA 元件庫中的元件來實(shí)現(xiàn)為止。 使用 HDL 語言開發(fā)數(shù)字產(chǎn)品的一般步驟是首先選用一種 HDL 語言進(jìn)行高層次， 然后用 CPLD,FPGA 等