基于fpga的數(shù)字波形發(fā)生器系統(tǒng)設(shè)計-全文預(yù)覽
【正文】 when 3=function_data=tri_data。 case t is when 1=function_data=sin_data。 end if。 when 3=function_data=tri_data。039。 then t:=1。 12 signal current :state。 sin_data,tri_data,asl_data,rec_data:in std_logic_vector(8 downto 0)。 use 。 triangle=ddd( 15 downto 7)。 ddd= conv_std_logic_vector( t,16)。 end if。 if t32767 then current=st2。039。 dd= conv_std_logic_vector( t,16)。 end if。 then t:=0。 end process 。 end if。139。event and sysclk=39。 then count2:=0。 begin process(sysclk,reset) variable count2: integer。 signal clk49 :std_logic。 addr: out integer range 1023 downto 0。 use 。 when 0998 = D=107。 = D=104。 end case。 when 1022 = D=126。 when 1018 = D=123。 when 1014 = D=120。 when 0010 = D=135。 when 0006 = D=131。 when 0002 = D=128。 DD : out std_logic_vector(8 downto 0) )。 use 。 sinx_u :sinx port map (Qt=addr_p,DD=sin_data_p)。 signal clock3200_p :std_logic。 sin_data,tri_data,asl_data,rec_data:in std_logic_vector(8 downto 0)。 ponent sinx PORT ( Qt : in INTEGER RANGE 1023 DOWNTO 0 。 N :in integer range 1023 downto 0。 led1,led10,led100,led1000,clock3200: out std_logic。 led1,led10,led100,led1000: out std_logic。 use 。 8 參考文獻： 1. 黃正謹，徐堅，章小麗等 .CPLD 系統(tǒng)設(shè)計技術(shù)入門與應(yīng)用【 M】 . 北京：電子工業(yè)出版社 .2020。 理論值（ HZ） 實測值（ HZ） 誤差（％） 理論值（ HZ） 實測值（ HZ） 誤差（％） 10 0 800 20 0 1k 30 0 2k 40 0 5k 50 0 8k 100 9k 200 10k 500 表 正弦波理論值與實測值比較 7 圖 理論值與實測值曲線 圖 誤差分析圖 頻率范圍： 10Hz~10kHz, 最小 可調(diào)步進： 10Hz。 程序見附錄第 9 頁 。 x=0:step:2*pi。 波形選擇模塊 與 鍵盤控制模塊 設(shè)計： 波形選擇用于按鍵選擇輸出的波形類型，采用一個按鍵，每按一次變換一種波形，選到最后一個之后又重頭開始。 幅度調(diào)節(jié) ： 直接對數(shù)模轉(zhuǎn)換芯片的電阻網(wǎng)絡(luò)的基準(zhǔn)電壓進行調(diào)節(jié)， DAC0832 的基準(zhǔn)電壓為177。不過，即使這樣，得到的波形依然很平滑，可以滿足設(shè)計要求。 輸出波形的頻率可由式 （ 21） 計算： Skff N osc ??? 20 式 （ 21） 其中， fosc 為晶振頻率， k 為分頻系數(shù)， N 為相位累加器位數(shù)， S 為相位累加器步長。三角波的產(chǎn)生是使幅度逐次增加一個相位 進 ，一直到最大值后變?yōu)椴街鸫?減少一個相位步進，如此便產(chǎn)生一個周期的波形，鋸齒波與三角波類似，只是到達最大值后又從 0 開始。這里采用 1024 個采樣點，是為了調(diào)頻時能得到較好的波形。 方案二：模擬方式調(diào)幅。 頻率調(diào)節(jié)： 方案一：通過預(yù)置 FPGA 的分頻系數(shù)調(diào)節(jié)頻率。 兩種方案都是利用軟件計算波形參數(shù)的較佳方案 ?？刂粕细奖?，可得到較寬頻率范圍的波形輸出，步進小。 系統(tǒng)的頻率范圍寬， 可 從 10Hz 到 10kHz 之間 等步進調(diào)節(jié)， 最小 步進 10Hz，幅度和頻率精度高。 系統(tǒng) 集成于一片 Xilinx 公司的 SpartanⅡ系列XC2S100PQ208 芯片上， 核心 技術(shù)是 直接數(shù)字頻率合成 技術(shù) ，其中包括 固定 分頻器，正弦波合成器，三角波 、 矩形波 、鋸齒波 發(fā)生器 ， 波形選擇模塊， 鍵盤控制模塊 ，它們輸出的 8位 數(shù)據(jù)通過 D/A 轉(zhuǎn)換并 經(jīng) 功率放大后即得所需波形 ， 通過改變 相位步進 可調(diào) 頻 率 ， 通過改變 D/A 電阻網(wǎng)絡(luò)的 基準(zhǔn) 電壓可調(diào) 幅度 。 方案三：采用直接數(shù)字頻率合成，用 FPGA 器件 作為核心控制部件， 精度高 穩(wěn)定性好 ， 得到波形 平滑， 特別是由于 FPGA 的高速度，能實現(xiàn)較高頻率的波形 。 方案二：使用 Matlab 計算上述數(shù)據(jù)。因此采用方案二。 幅度調(diào)節(jié)： 方案一：采用雙 D/AC 實現(xiàn)幅度調(diào)節(jié)。 圖 波形發(fā)生器系統(tǒng)框圖 4 二、 單元電路設(shè)計 波形合成 器 的設(shè)計： 正弦波合成： 對一個幅度為 1 的正弦波 的一個周期 進行 1024 點采樣 ， 用 Matlab 計算得到每一 點 對應(yīng)的幅度值， 然后 量化成 8 位 二進制 數(shù)據(jù)存放在 ROM 中，理論上， 采樣 的 點數(shù)及量化的位數(shù)越多，合成的波形精確 度越高 ，但是， D/AC0832 的位數(shù) 只有 8 位，量化等級最高為 256，其量化誤差 已 能達到要求， 對于查正弦表的舍 入 誤差也可忽略，故不再細分。 三角波 、鋸齒波、矩形波 的合成 ： 由于三角波、鋸齒波 、矩形波波形變化是線性 ，因此不需要進 行 波形存儲 。否則，采樣點數(shù)太少 會使產(chǎn)生的波形嚴重失真。但是，現(xiàn)有的晶振為 32MHz，通過實驗測試 、 比較，可用下式計算頻率： )(104965306320200000 HzSSf ???? 式 （ 22） 也能得到 10Hz 精確的等步進
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1