基于fpga的函數(shù)信號發(fā)生器設(shè)計論文-全文預覽
【正文】 。when 1 =q=100011001。 then if tmp=63 then tmp:=0。tmp:=0。beginprocess(clk,reset) variable tmp : integer range 63 downto 0。entity Zhengxianbo isport (clk,reset :in std_logic。而由D／A轉(zhuǎn)換器可知，TLC7528的分辨率是8位，這樣，將模擬信號的正弦波在一個周期內(nèi)平均分成255份，由于已經(jīng)確定每周期的取樣點數(shù)為100，即每隔2π/100的間隔取值一次，所取的值為該點對應的正弦值，通過計算可以獲得100個取樣點的值；也可以通過查表的方法取得100個取樣點的值。這些產(chǎn)品可用于組合邏輯、時序、算法、雙端口RAM、FIFO的設(shè)計。所以在它的輸出端接上一個數(shù)模轉(zhuǎn)換器，把數(shù)字信號轉(zhuǎn)換成模擬信號輸出。在該方案中通過FPGA控制DAC并直接向DAC發(fā)送數(shù)據(jù)，這樣就提高了所需波形的頻率并繞過了通用存儲器讀取速度慢的特點，再加上外部的開關(guān)按鈕就能夠簡單控制波形切換與頻率選擇。鑒于此，美國馬克西姆公司開發(fā)了新一代波形發(fā)生器，它克服了（2）中芯片的缺點，可以達到更高的技術(shù)指標，是上述芯片望塵莫及的。現(xiàn)在波形發(fā)生器的實現(xiàn)方法通常有以下幾種：（1）用分立元件組成的波形發(fā)生器：通常是單一波形發(fā)生器且頻率不高，其工作不很穩(wěn)定，不易調(diào)試。從系統(tǒng)設(shè)計入手，在頂層進行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級用VHDL對電路的行為進行描述，并進行仿真和糾錯，然后在系統(tǒng)一級進行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，下載到具體的FPGA器件中去，從而實現(xiàn)可編程的專用集成電路（ASIC）的設(shè)計。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。長期使用的信號發(fā)生器，大部分是由一些電子元器件組成的模擬電路構(gòu)成的，這類儀器作為信號源，頻率可達上百MHz，但是其體積大，損耗也大。software design。介紹本任意信號產(chǎn)生器的原理及軟件結(jié)構(gòu)設(shè)計和信號數(shù)據(jù)的產(chǎn)生方法，給出部分由本任意信號產(chǎn)生器產(chǎn)生的信號波形圖。從軟件的角度著手，提出一種任意信號發(fā)生器軟件的設(shè)計方法，這種軟件可以在各種任意信號發(fā)生器硬件之間移植重復利用，所以具有良好的應用前景。數(shù)字射頻存儲器bcb；信號波形圖 l Abstract：It is needed to generate some test signals in sensor designing and in experiment environment set of arbitrary signal generator which can generate various kinds of regulation and irregular signals will reduce the research plications and manufacture paper brings forward a designing method of software of the arbitrary signal generator throw the aspect of using the can be reused among various kinds of the arbitrary signal generators,so it has a good application paper first introduces the main principles,immediately after introduces the designing method of the software structure and the creation method of the signal data,at last shows a part of the wave forms of the signal data created by the arbitrary signal generator. keywords：arbitrary signal generator。而信號發(fā)生器的主要功能是為各種場合產(chǎn)生所需的信號波形。硬件描述語言的發(fā)展至今已有幾十年的歷史，并已成功地應用到系統(tǒng)的仿真、驗證和設(shè)計綜合等方面。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（Top to Down）和基于庫（LibraryBased）的設(shè)計的特點，因此設(shè)計者可以不必了解硬件結(jié)構(gòu)。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學等領(lǐng)域內(nèi)，如高頻感應加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的振蕩器。（3）利用單片集成芯片的波形發(fā)生器：能產(chǎn)生多種波形，達到較高的頻率，且易于調(diào)試。本設(shè)計的基本思路: Reset是復位鍵，但reset等于0時，信號發(fā)生器不產(chǎn)生任何函數(shù)，只有當reset等于1時，才會產(chǎn)生相應的波形；當adress=”000”產(chǎn)生方波；當adress=”001”產(chǎn)生階梯波；當adress=”010”產(chǎn)生鋸齒波；當adress=”011”產(chǎn)生三角波；當adress=”100”產(chǎn)生正弦波；3 系統(tǒng)總體方案設(shè)計 該方案采用FPGA作
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1