【正文】 以由一個(gè)2M位容量的SRAM實(shí)現(xiàn)，函數(shù)值存放在SRAM中，SRAM的地址起輸入線的作用，地址即輸入變量值，SRAM的輸出為邏輯函數(shù)值，由連線開關(guān)實(shí)現(xiàn)與其它功能塊的連接。每個(gè)LE包含一個(gè)4輸入查找表(LUT)，一個(gè)具有使能、預(yù)置和清零輸入端的可編程寄存器，一個(gè)進(jìn)位鏈和一個(gè)級聯(lián)鏈。這些信號是可配置的，能提供最多8個(gè)輸出使能信號，6個(gè)時(shí)鐘使能信號，2個(gè)時(shí)鐘信號和2個(gè)清零信號。IOE中的輸出緩沖器有可調(diào)的輸出擺率，可根據(jù)需要配置成低噪音或高速度模式。 Altera的FLEX10 K器件Altera公司作為目前世界上最大的可編程邏輯器件供應(yīng)商之一，其產(chǎn)品主要有FLEX10K, FLEX8000, FLEX6000, MAX9000, MAX7000, MAX5000以及Classic等七大系列，而FLEX10K系列是ALTERA 1995年推出的一個(gè)新的產(chǎn)品系列，因其規(guī)模大且價(jià)格便宜，倍受人們關(guān)注，Altera的FLEX10K器件是工業(yè)界第一個(gè)嵌入式可編程器件，基于可重構(gòu)的CMOS SRAM單元，這種靈活邏輯單元陣(Flexible Logic Element Matrix)具有一般門陣列的所有優(yōu)點(diǎn)。FPGA軟件包中有各種輸入工具、仿真工具、版圖設(shè)計(jì)工具及編程器等全線產(chǎn)品，使電路的、設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。越來越多的設(shè)計(jì)人員，采用設(shè)計(jì)重用，將系統(tǒng)設(shè)計(jì)模塊化，為設(shè)計(jì)帶來了快捷和方便。 （3）時(shí)鐘鎖定和倍頻技術(shù)：解決了時(shí)鐘脈沖延遲和偏斜問題，并使PLD內(nèi)部時(shí)鐘更高。FPGA芯片的規(guī)模也越來越大，其單片邏輯門數(shù)已達(dá)到上百萬門，所能實(shí)現(xiàn)的功能越來越強(qiáng)，同時(shí)還可以實(shí)現(xiàn)系統(tǒng)集成。又由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用器件的硬件結(jié)構(gòu)沒有關(guān)系，所以設(shè)計(jì)成功的各類邏輯功能塊軟件有很好的兼容性和可移植性，它幾乎可用于任何型號和規(guī)模的FPGA中，從而使得產(chǎn)品設(shè)計(jì)效率大幅度提高。高速和高可靠是FPGA最明顯的特點(diǎn)，當(dāng)今的該類可編程器件，其最高工作頻率可達(dá)百兆級，其時(shí)鐘延遲可達(dá)納秒級,結(jié)合其并行工作方式，在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測控方面有非常廣闊的應(yīng)用前景。現(xiàn)在，CPLD/FPGA等可編程器件已應(yīng)用在不同的高科技領(lǐng)域，如數(shù)字電路設(shè)計(jì)、微處理系統(tǒng)、DSP、通信及ASIC設(shè)計(jì)等。對于一些較大的通用性硬件電路，目前已經(jīng)有專門的IP核出售，因此，能實(shí)現(xiàn)設(shè)計(jì)資源的有償使用，可大大縮短設(shè)計(jì)周期，加快設(shè)計(jì)產(chǎn)品的上市速度。（2）可讀性好、易于修改在硬件電路設(shè)計(jì)過程中，主要的設(shè)計(jì)文件是用VHDL編寫的源代碼，因?yàn)閂HDL易讀和結(jié)構(gòu)模塊化，所以易于修改設(shè)計(jì)。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。1993年，IEEE對VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本，（簡稱93版）。 硬件描述語言VHDL VHDL簡介甚高速集成電路硬件描述語言（VeryHighSpeed Integrated Circuit Hardware Description Language，VHDL）于1983年有美國國防部（DOD）發(fā)起創(chuàng)建，由IEEE（The Institute of Electrical and Electronics Engineers）進(jìn)一步發(fā)展并在1987年作為“IEEE 標(biāo)準(zhǔn)1076”發(fā)布[8]。進(jìn)入20世紀(jì)90年代，隨著硬件描述語言的標(biāo)準(zhǔn)化得到進(jìn)一步的確立，計(jì)算機(jī)輔助工程、輔助分析和輔助設(shè)計(jì)在電子技術(shù)領(lǐng)域獲得了更加廣泛的應(yīng)用，與此同時(shí)電子技術(shù)在通信、計(jì)算機(jī)及家電產(chǎn)品生產(chǎn)中的市場需求和技術(shù)需求，極大地推動(dòng)了全新的電子設(shè)計(jì)自動(dòng)化技術(shù)的應(yīng)用和發(fā)展。這一階段人們開始利用計(jì)算機(jī)取代手工勞動(dòng)，輔助進(jìn)行集成電路版圖編輯、PCB布局布線等工作。就過去近30年的電子技術(shù)的發(fā)展歷程，可大致將EDA技術(shù)的發(fā)展分為三個(gè)階段。顯然，最早進(jìn)入設(shè)計(jì)自動(dòng)化的技術(shù)領(lǐng)域之一是電子技術(shù)，這就是為什么電子技術(shù)始終處于所有科學(xué)技術(shù)發(fā)展最前列的原因之一。由于設(shè)計(jì)的主要仿真和調(diào)試過程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次性成功率。設(shè)計(jì)者采用的設(shè)計(jì)方法是一種高層次的“自頂向下”的全新設(shè)計(jì)方法，這種設(shè)汁方法首先從系統(tǒng)設(shè)計(jì)人手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。這不僅大大節(jié)省了設(shè)計(jì)和制造時(shí)間，而且對設(shè)計(jì)者，無須考慮集成電路制造工藝，現(xiàn)已成為系統(tǒng)級產(chǎn)品設(shè)計(jì)的一項(xiàng)新的技術(shù)。也就是說DDS系統(tǒng)能夠在頻率轉(zhuǎn)換中保持相位連續(xù)，輸出波形能平滑的從一個(gè)頻率過度到另一個(gè)頻率。DDS系統(tǒng)不僅頻率轉(zhuǎn)換速度快，而且更可貴的是只須改變頻率字，就可以改變輸出頻率，無須復(fù)雜的控制過程。這是因?yàn)榇鎯?chǔ)器地址線的位數(shù)只有 W 位，相位累加器的輸出只有搞 W 位才對存儲(chǔ)器有影響，頻率字的小數(shù)部分只有在其累加達(dá)到整數(shù)部分是才能影響存儲(chǔ)器。在較高的時(shí)鐘頻率下，為了獲得較高的頻率分辨率，則只有增加相位累加器的字長N，故一般N都取值較大。在系統(tǒng)時(shí)鐘頻率和相位累加器字長N固定時(shí)，通過改變頻率字，可以方便地改變輸出頻率。 DDS的缺點(diǎn)（1）最高工作頻率不可能很高，從理論上說就只有系統(tǒng)始終頻率的一半，實(shí)際中還要小于此值。（6）正交輸出。（3）頻率穩(wěn)定度高。由式 知道，頻率覆蓋范圍從到 。D/A轉(zhuǎn)換器的輸出波形相當(dāng)于是一個(gè)連續(xù)平滑波形的采樣，根據(jù)奈奎斯特采樣定律，采樣率必需要大于信號頻率的兩倍。D/A 轉(zhuǎn)換器將波形ROM輸出的幅度量化序列轉(zhuǎn)化成對應(yīng)的電平輸出，將數(shù)字信號轉(zhuǎn)換成模擬信號。這里的N是相位累加器的字長，K叫做頻率控制字。 DDS可以產(chǎn)生兩路相位嚴(yán)格正交的信號在正交調(diào)制和解調(diào)中的到廣泛應(yīng)用，是一中很好的本振源。同時(shí)還具有AM，F(xiàn)M，PM，SSB，BPSK，F(xiàn)SK，碎發(fā)、DTMF Generation和DTMF Detection的功能。采樣率40M，還具備了調(diào)制功能，可以產(chǎn)生AM, FM, FSK,拌發(fā)、掃頻等信號。同時(shí)輸出波形的頻率分辨率、頻率精度等指標(biāo)也有很大的提高。運(yùn)用 DDS技術(shù)生產(chǎn)的DDS任意波型信號發(fā)生器是較新的一類信號源并，且已經(jīng)廣泛投入使用。如這些芯片中大多采用了流水技術(shù)，通過流水技術(shù)的使用，提高了相位累加器的工作頻率，從而使得DDS芯片的輸出頻率可以進(jìn)一步提高。這些芯片還具有調(diào)制功能。自80年代以來各國都在研制DDS產(chǎn)品，并廣泛的應(yīng)用于各個(gè)領(lǐng)域。DDS和PLL相結(jié)合一般有兩種實(shí)現(xiàn)方法：DDS激勵(lì)PLL的鎖相倍頻方式和PLL內(nèi)插DDS方式。為了進(jìn)一步提高DDS的輸出頻率，產(chǎn)生了很多DDS與其他技術(shù)結(jié)合的頻率合成方法。國內(nèi)外學(xué)者在對DDS輸出的頻譜做了大量的分析以后，總結(jié)出了誤差的頻域分布規(guī)律建立了誤差模型，在分析DDS頻譜特性的基礎(chǔ)上又提出了一些降低雜散功率的方法:可以通過采樣的方法降低帶內(nèi)誤差功率，可以用隨機(jī)抖動(dòng)法提高無雜散動(dòng)態(tài)范圍(在D/A轉(zhuǎn)換器的低位上加擾打破DDS輸出的周期性，從而把周期性的雜散分量打散使之均勻化)。如通過增長波形ROM的長度減小相位截?cái)嗾`差?；谶@樣的結(jié)構(gòu)DDS頻率合成器具有以下優(yōu)點(diǎn)：(1)頻率分辨率高，輸出頻點(diǎn)多，可達(dá)個(gè)頻點(diǎn)（假設(shè)DDS相位累加器的字長是N）；(2)頻率切換速度快，可達(dá)us量級；(3)頻率切換時(shí)相位連續(xù)；(4)可以輸出寬帶正交信號；(5)輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用；(6)可以產(chǎn)生任意波形；(7)全數(shù)字化實(shí)現(xiàn)，便于集成，體積小，重量輕。DDS是一種全數(shù)字化的頻率合成方法。鎖相式頻率合成器還易于集成化。但是直接頻率合成設(shè)備比較復(fù)雜笨重，并且容易產(chǎn)生雜散。頻率合成器的實(shí)現(xiàn)方法大體可以分成三種：直接頻率合成、間接頻率合成、直接數(shù)字頻率合成。(3) 頻率分辨率指的是輸出頻率的最小間隔。隨著電子技術(shù)的不斷發(fā)展。所以采用方案四進(jìn)行設(shè)計(jì)。同時(shí)外部控制邏輯單元也可在FPGA中實(shí)現(xiàn)。【方案四】 采用直接數(shù)字合成器（DDS），可用硬件或軟件實(shí)現(xiàn)。采用該方案設(shè)計(jì)輸出信號的頻率可達(dá)到超高頻甚至微波段，且輸出信號頻譜純度較高。第二，它的頻率控制是通過充放電流的大小來實(shí)現(xiàn)?！痉桨付?采用MAX038芯片來產(chǎn)生正弦波信號。EDA工具已經(jīng)成為現(xiàn)代電路設(shè)計(jì)工程師的重要工具，正在發(fā)揮越來越重要的作用。這個(gè)階段發(fā)展起來的EDA工具，目的是在設(shè)計(jì)前期將原來設(shè)計(jì)師從事的許多高層次設(shè)計(jì)工作改由工具來完成。EDA技術(shù)使得電子電路設(shè)計(jì)者的工作僅限于利用硬件描述語言和EDA軟件平臺(tái)來完成對系統(tǒng)硬件功能的實(shí)現(xiàn)，極大地提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期，節(jié)省了設(shè)計(jì)成本。今天DDS技術(shù)憑借其優(yōu)越的性能已成為現(xiàn)代頻率合成技術(shù)中的佼佼者，廣泛用于接收機(jī)本振、信號發(fā)生器、儀器、通信系統(tǒng)、雷達(dá)系統(tǒng)等，尤其適合跳頻無線電通信系統(tǒng)。 關(guān)鍵詞：現(xiàn)場可編程門陣列（FPGA）；直接數(shù)字頻率合成（DDS）； 正弦波信號發(fā)生器The design of sine signal generating device based on FPGAAbstract：The design that bines EDA technology and Direct Digital Synthesis (DDS) technology. EDA technology is the design of modern electronic technology at the core, electronic system design direction for the application of electronic design automation products technology. DDS technology is the most advanced frequency synthesizer technology with the highfrequency resolution and frequency switching speed, continuous phase, low phase noise output many advantages. Based on the technology of existing DDS study of the extensive literature on the basis of FPGA with the structure of the sinusoidal signal generator design and the use of FPGA II software located Total realized. The paper introduced the EDA technologyrelated knowledge, and elaborated on the DDS technology principle, circuit structure, and design ideas and methods. After simulation tests designed to achieve the technical requirements. Keywords：FPGA；DDS；sine signal generating device 49 第1章 緒 論 引言直接數(shù)字頻率合成(Digital Direct Frequency Synthesis)是一種比較新穎的頻率合成方法。DDS技術(shù)則是最為先進(jìn)的頻率合成技術(shù)，具有頻率分辨率高、頻率切換速度快、相位連續(xù)、輸出相位噪聲低等諸多優(yōu)點(diǎn)。EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，是以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化的設(shè)計(jì)技術(shù)。經(jīng)過仿真測試，設(shè)計(jì)達(dá)到了技術(shù)要求。但是隨著大規(guī)模集成電路的飛速發(fā)展，DDS技術(shù)的優(yōu)越性已逐步顯現(xiàn)出來。EDA技術(shù)依靠功能強(qiáng)大的電子計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對以硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、簡化、分割、綜合、優(yōu)化和仿真，直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC芯片中，實(shí)現(xiàn)即定的電子電路設(shè)計(jì)功能。為了滿足千差萬別的系統(tǒng)用戶提出的設(shè)計(jì)要求，最好的辦法是由用戶自己設(shè)計(jì)芯片。今天，EDA技術(shù)已經(jīng)成為電子設(shè)計(jì)的重要工具，無論是設(shè)計(jì)芯片還是設(shè)計(jì)系統(tǒng)，如果沒有EDA工具的支持，都將是難以完成的。這種方法轉(zhuǎn)換速度快，頻率分辨率高，但其轉(zhuǎn)換量程靠手動(dòng)來實(shí)現(xiàn)，不僅體積大難以集成，而且可靠性和準(zhǔn)確度很難進(jìn)一步提高。第一，由于模擬器件元件分散性太大，外接的電阻、電容對參數(shù)的影響很大，因而產(chǎn)生的頻率穩(wěn)定度差，只能達(dá)到。【方案三】 采用鎖相環(huán)合成方法。所以鎖相環(huán)頻率合成器要想同時(shí)得到較高的頻率分辨率和轉(zhuǎn)換率非常困難，頻率轉(zhuǎn)換一般要幾毫秒的時(shí)間[1]，同時(shí)頻率間隔也不可能做得很小。電路的規(guī)模大小和總線寬度可以由設(shè)計(jì)者根據(jù)自己的需要而設(shè)定可將波形數(shù)據(jù)存入FPGA的ROM中。分析以上四種方案，顯然第四種方案具有更大的優(yōu)越性、靈活性。頻率合成器應(yīng)用范圍非常廣泛，特別是在通信系統(tǒng)、雷達(dá)系統(tǒng)中，頻率合成器起了極其重要的作用。(2) 頻率穩(wěn)定度指的是輸出頻率在一定時(shí)間隔內(nèi)和標(biāo)準(zhǔn)頻率偏差的數(shù)值，它分長期、短期和瞬間穩(wěn)定度三種。(6) 調(diào)制性能指的是頻率合成器是否具有調(diào)幅(AM)，調(diào)頻(FM)、調(diào)相(PM)等功能。這種方法產(chǎn)生的波形，相噪小，頻率轉(zhuǎn)換時(shí)間短。由于鎖相環(huán)相當(dāng)于一個(gè)窄帶跟蹤濾波器，所以鎖相頻率合成的方法對雜散有很好的抑止作用。隨著科學(xué)技術(shù)的日益發(fā)展這種頻率合成方法也越來越體現(xiàn)出它的優(yōu)越性來。而相位累加器的字長決定了分辨率。當(dāng)然隨著技術(shù)的發(fā)展這些問題正在逐步的到解決。當(dāng)然一味靠