【正文】 路由測試連接器和上拉電阻組成，有 5 根信號(hào)線，各信號(hào)線的作用如下： TCK：當(dāng) TAP（ TEST ACCESS PORT）運(yùn)行時(shí)，用于測試時(shí)鐘狀態(tài)信息； TDI（ TEST DATA INPUT）：當(dāng) TAP 運(yùn)行時(shí)，用于輸入測試數(shù)據(jù)； TDO（ TEST OUTPUT）：當(dāng) TAP 運(yùn)行時(shí)，用于輸出測試結(jié)果； TMS（ TEST MODE SELECT）測試方式選擇； TEST（ TEST RESET）：同步復(fù)位信號(hào)， 如圖 68所示。SPKR_R+/。 所有的外來信號(hào)都不得穿過變壓器下方，更不允許信號(hào)從初次級(jí)間跨過； 常規(guī)的 RJ45 下方需做全部掏空處理 ， 如圖 64 所示。百兆網(wǎng)口兩對(duì)差分線，千兆網(wǎng)口四對(duì)差分線。 （ 3）匹配電阻兩端的信號(hào)嚴(yán)格按時(shí)鐘線布線要求處理 ， 如圖 62 所示?？梢赃@么說，死記硬背各種規(guī)范布線要求的工程師是不能成為真正的專家的，這需要理解要求背后真正的原因。 電子設(shè)計(jì)還有一個(gè)重要趨勢就是電壓下降，功耗提升，越來越多的硬件工程師開始關(guān)注熱設(shè)計(jì)， PCB 布線作為板級(jí)熱設(shè)計(jì)的基本組成成分，也就因此變得更加重要。滿足時(shí)序要求是系統(tǒng)能正常穩(wěn)定工作的關(guān)鍵，時(shí)延控制反映到 PCB 設(shè)計(jì)上就是走線的等長控制，繞等長甚至已經(jīng)成為布線工程師嘴邊的一個(gè)術(shù)語。 布線的方式分為手動(dòng)布線和自動(dòng)布線，在高速 PCB 設(shè)計(jì)中，自動(dòng)布線目前在很多方面還不能滿足硬件工程師的高標(biāo)準(zhǔn)要求，所以一般都是手動(dòng)布線來實(shí)現(xiàn)。當(dāng)然，這樣做的代價(jià)是冒一些技術(shù)風(fēng)險(xiǎn)，甚至犧牲一半的成功率。 ，構(gòu)成平面電容，降低電源阻抗。 PCB 設(shè)計(jì)工程師可以根據(jù)自己所設(shè)計(jì)的對(duì)應(yīng)產(chǎn)品類型，性能指標(biāo)要求，成本考慮，研發(fā)進(jìn)度等綜合考慮，確定 PCB 的層數(shù)。電源、地的層數(shù)，加上布線層數(shù)構(gòu)成 PCB 的總層數(shù)。信號(hào)層顧名思義就是信號(hào)線的布線層。 在線測試是基于單板在設(shè)計(jì)上沒有問題的前提條件下，如果器件沒有故障，單板的焊接也沒有問題，那么硬件和軟件的配合起來單板的功能就是良好的。運(yùn)行這些檢查可以檢驗(yàn)設(shè)計(jì)與特定約束集的一致性，在檢查完成后， Allegro 將違背約束的地方以 DRC 的形式標(biāo)識(shí)出來。 L/S： line to shape 間距錯(cuò)識(shí)： K/L:line to route keepin 間距錯(cuò)識(shí)或者 line to route keepout 間距錯(cuò)識(shí)： S/S:shape to shape 間距錯(cuò)誤： V/L:埋 /肓孔到 line 間距錯(cuò)識(shí)或者是 line 到 Thru via 間距錯(cuò)誤或者是 line 到 test via 間距錯(cuò)誤。如果設(shè)計(jì)約束越多，則檢測的內(nèi)容也就越多，因此可能忖致 Allegro 運(yùn)行的速度有所下降。輻射干擾是指干擾源通過空間把其信號(hào)耦合(干擾 )到另一個(gè)電網(wǎng)絡(luò) . ． 模擬數(shù)據(jù) (Analog Data） 模擬數(shù)據(jù) (Analog Data)是由傳感器采集得到的連續(xù)變化的值，例如溫度、壓力，以及目前在電話、無線電 和電視廣播中的聲音和圖像。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。 北華航天工業(yè)學(xué)院畢業(yè)論文 16 ． 阻抗 (impedance) 在具有電阻、電感和電容的電路里，對(duì)交流電所起的阻礙作用叫做阻抗。如果線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩層導(dǎo)電平面間的距離是可控的，那么線的特性阻抗也是可控的 ， 如圖 38。 ． 微帶線 (microstrip） 微帶線是走在表面層，是一根帶狀導(dǎo) (信號(hào)線 )。當(dāng)“地”當(dāng)作電壓測量基準(zhǔn)時(shí)，這種信號(hào)規(guī)劃被稱之為單端的。不同的是系統(tǒng)級(jí)封裝是采用不同芯片進(jìn)行并排或疊加的封裝方式，而 SOC 則是高度集成的芯片產(chǎn)品。 圖 35 QFN 器件 北華航天工業(yè)學(xué)院畢業(yè)論文 14 小外形晶體管封裝 (SOT) SOT（ Small OutLine Transistor）小外形晶體管封裝 。 圖 34 QFP器件 方形扁平無引腳 封裝 (QFN) QFN(Quad Flat NoleadPackage)方形扁平無引腳封裝 ,表面貼裝型封裝之一，是一種焊盤尺寸小、體積小、以塑料作為密封材料的新興表面貼裝芯片封裝技術(shù)。在這種封裝中，引腳從芯片的兩個(gè)較長的邊引出，引腳的末端向外伸展。在封裝的底部，引腳都成球狀并排列成一個(gè)類似于格子的圖案，由此命名為 BGA。同時(shí)引腳數(shù)增多，引腳間距減少，重量減小，可靠性提高，使用上更加方便。 如果是初學(xué)設(shè)計(jì) PCB我覺得 Cadencespb 比較好，它可以給設(shè)計(jì)者養(yǎng)成一個(gè)良好的設(shè)計(jì)習(xí)慣，而且能保證良好的設(shè)計(jì)質(zhì)量。 二、 Cadende spb 軟件 Cadende spb 這是 Cadence 的軟件，當(dāng)前版本是 Cadence SPB ；其中的 ORCAD 原理圖設(shè)計(jì)是國際標(biāo)準(zhǔn)；其中 PCB設(shè)計(jì)、仿真很全，用起來比 protel復(fù)雜，主要是要求、設(shè)置復(fù)雜；但是為設(shè)計(jì)做好了規(guī)定，所以設(shè)計(jì)起來事半功倍，比 protel就明顯強(qiáng)大。 Allegro 所提供的強(qiáng)大輸入輸出功能更是方便與其它相關(guān)軟件的溝通，例如 ADIVA 、 UGS(Fabmaster) 、 VALOR 、 Agilent ADS? 或是機(jī)構(gòu)的 DXF 、 IDF??? 。對(duì)于鋪銅也可分動(dòng)態(tài)銅或是靜態(tài)銅，以作為鋪大地或是走大電流之不同應(yīng)用。 Allegro 除了上述的功能外，其強(qiáng)大的自動(dòng)推擠 push 和貼線 hug 走線以及完善的自動(dòng)修線功能更是給用戶提供極大的方便；強(qiáng)大的 貼圖功能，可以提供多用戶同時(shí)處理一塊復(fù)雜板子，從而大大地提高了工作效率。 Allegro 提供了良好且交互的工作接口和強(qiáng)大完善的功能，和它前端產(chǎn)品 Cadence、 OrCAD、 Capture 的結(jié)合，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。 行業(yè)總評(píng) 作為用途最廣泛的電子元件產(chǎn)品， PCB 擁有強(qiáng)大的生命力。 然而，雖然我國 PCB 產(chǎn)業(yè)取得長足進(jìn)步，但目前與先進(jìn)國家相比還有較大差距，未來仍有很大的改進(jìn)和提升空間。 2020 年， PCB 產(chǎn)值和進(jìn)出口額均超過 60億美元，成為世界第二大 PCB 產(chǎn)出國。同時(shí)，由于其在電子基礎(chǔ)產(chǎn)業(yè)中的獨(dú)特地位，已經(jīng)成為當(dāng)代電子元件業(yè)中最活躍的產(chǎn)業(yè)， 2020 和 2020 年，全球 PCB 產(chǎn)值分別是 344 億美元和 401 億美元， 同比增長率分別為 %和 %。在上下游產(chǎn)業(yè)鏈結(jié)構(gòu)中， CCL 的議價(jià)能力最強(qiáng)，不但能在玻纖布、銅箔等原材料采購中擁有較強(qiáng)的話語權(quán)，而且只要下游需求尚可，就可將成本上漲的壓力轉(zhuǎn)嫁下游 PCB 廠商。銅箔的價(jià)格密切反映于銅的價(jià)格變化，但議價(jià)能力較弱，近期隨著銅價(jià)的節(jié)節(jié)高漲，銅箔廠商處境艱難，不少企業(yè)被迫倒閉或被兼并，即使覆銅板廠商接受銅箔價(jià)格上漲各銅箔廠商仍然處于普遍虧損狀態(tài) 。玻纖布制造則和織布企業(yè)類似，可以通過控制轉(zhuǎn)速來控制產(chǎn)能及品質(zhì)，且規(guī)格比較單一 和穩(wěn)定，自二戰(zhàn)以來幾乎沒有規(guī)格上的太大變化。 北華航天工業(yè)學(xué)院畢業(yè)論文 7 產(chǎn)業(yè)鏈 按產(chǎn)業(yè)鏈上下游來分類，可以分為原材料 覆銅板 印刷電路板 電子產(chǎn)品應(yīng)用。常見的多層板一般為 4層板或 6層板，復(fù)雜的多層板可達(dá)十幾層。印刷電路板的設(shè)計(jì)主要指版圖設(shè)計(jì)，需要 考慮外部連接的布局、內(nèi)部電子元件的優(yōu)化布局、金屬連線和通孔的優(yōu)化布局、電磁保護(hù)、熱耗散等各種因素。組件的孔有助于 讓預(yù)先定義在板面上印制之金屬路徑以電子方式連接起來，將電子組件的接腳穿過 PCB 后，再以導(dǎo)電性的金屬焊條黏附在 PCB 上而形成電路。 如果 PCB 上頭有某些零件，需要在制作完成后也可以拿掉或裝回去，那么該零件安裝時(shí)會(huì)用到插座（ Socket）．由于插座是直接焊在板子上的，零件可以任意的拆裝。是絕緣的防護(hù)層，可以保護(hù)銅線，也可以防止零件被焊到不正確的地方。板子本身的基板是由絕緣隔熱、并不易彎曲的材質(zhì)所制作成。 如果在某樣設(shè)備中有電子零件，它們都是鑲在大小各異的 PCB 上的。據(jù) Time magazine 最近報(bào)道，中國和印度屬于全球污染最嚴(yán)重的國家。 1948年，美 國正式認(rèn)可這個(gè)發(fā)明用于商業(yè)用途。它幾乎會(huì)出現(xiàn)在每一種電子設(shè)備當(dāng)中。 1943 年，美國人多將該技術(shù)運(yùn)用于軍用收音機(jī)， 1948 年，美國正式認(rèn)可此發(fā)明可用于商業(yè)用途。 畢業(yè)設(shè)計(jì)報(bào)告 （ 論文 ） 報(bào)告 （ 論文 ） 題目： PCB電路設(shè)計(jì)與 制作工藝 作者所在系部： 電子工程系 作者所在專業(yè)： 應(yīng)用電子技術(shù) 作者所在班級(jí)： 10211 作 者 姓 名 ： 張晨曦 作 者 學(xué) 號(hào) ： 20203021121 指導(dǎo)教師姓名： 許振忠 完 成 時(shí) 間 ： 2020年 6月 10 日 北華航天工業(yè)學(xué)院教務(wù)處制 北華航天工業(yè)學(xué)院電子工程系 畢業(yè)設(shè)計(jì)（論文）任務(wù)書 姓 名： 張晨曦 專 業(yè)： 應(yīng)用電子技術(shù) 班 級(jí)： 10211 學(xué)號(hào)： 20203021121 指導(dǎo)教師： 許振忠 職 稱： 講師 完成時(shí)間： 2020 年 6 月 10 日 畢業(yè)設(shè)計(jì)（論文）題目： PCB 電路設(shè)計(jì)與 制作工藝 設(shè)計(jì)目標(biāo)： PCB 設(shè)計(jì)知識(shí)在實(shí)踐當(dāng)中的具體應(yīng)用 PCB 制作的工藝流程 技術(shù)要求 ： Allegro 軟件的基本知識(shí)及操作方法 PCBlayout 的基本原則 PCB 制作工藝的基本流程 所需儀器設(shè)備： 計(jì)算機(jī)一臺(tái)、 Allegro 軟件 成果驗(yàn)收形式： 畢業(yè)論文 參考文獻(xiàn)： 《 Cadence 系統(tǒng)級(jí)封裝設(shè)計(jì) Allegro Sip/APD 設(shè)計(jì)指南》 《電子系統(tǒng)設(shè)計(jì)》 《 Cadence 印刷電路板設(shè)計(jì) — Allegro PCB Editor 設(shè)計(jì)指南》 時(shí)間 安排 1 5周 6 周 立題論證 3 9 周 13周 實(shí)際操作 2 7周 8 周 方案設(shè)計(jì) 4 14 周 16 周 成果驗(yàn)收 指導(dǎo)教師 ： 教研室主任 ： 系主任 ： 北華航天工業(yè)學(xué)院畢業(yè)論文 I 摘 要 本論文以 PCB 基本知識(shí)為基礎(chǔ)，以 allegro 軟件平臺(tái)作為載體，討論研究了 PCB 實(shí)際設(shè)計(jì)過程中常見電路的設(shè)計(jì) ，并以 DDR3 為實(shí)例，討論了 PCB 設(shè)計(jì)知識(shí)在實(shí)踐當(dāng)中的應(yīng)用。愛斯勒（ Paul Eisler）， 1936年，他首先在收音機(jī)里采用了印刷電路板。印制電路的技術(shù)發(fā)展水平，一般以印制板上的線寬，孔徑，板厚 /孔徑比值為代表 . 關(guān)鍵詞 Allegro， PCB 設(shè)計(jì)， PCB 制作工藝，北華航天工業(yè)學(xué)院畢業(yè)論文 2 目 錄 第一章： PCB 概述： ......................................................... 5 簡介及歷史： ..................................................... 5 設(shè)計(jì) ............................................................. 6 的分類 ........................................................... 6 產(chǎn)業(yè)鏈 ........................................................... 7 玻纖布： .......................................................... 7 銅箔： ............................................................ 7 覆銅板： .......................................................... 7 PCB 行業(yè)發(fā)展?fàn)顩r ................................................. 8 PCB 行業(yè)發(fā)展?fàn)顩r ................................................. 8 ............................................................. 8 第二章： ALLEGRO SPB 及相關(guān) PCB 設(shè)計(jì)平臺(tái)簡介 ................................. 9 ........................................................... 9 PCB 設(shè)計(jì)軟件簡介： .............................................. 10 第三章： PC