【正文】 在層壓時(shí)，半固化片的環(huán)氧樹(shù)脂融化、流動(dòng)、凝固，將各層電路毅合在一起，并形成可靠的絕緣層。 2．使用 FPGA 做控制器時(shí)，在允許的情況盡量使用小的 I/O口驅(qū)動(dòng)電流，一方面減小信號(hào)過(guò)沖，另一方面可延長(zhǎng) DDR 的使用壽命。因此要求 Vref 具有良好的性能，紋波盡量小(50mV)。 SSTL_CLASSI 150M FPGA1_DDR_A[12:0] FPGA1_DDR_RAS* FPGA1_DDR_CAS* FPGA1_DDR_WE* FPGA1_DDR_BANK[3:0] 地址命令線(xiàn)等長(zhǎng)要求： 對(duì)于每片 FPGA 與 DDR 地址命令組與時(shí)鐘信號(hào)等長(zhǎng)公差 +/150mil。比如 dq2 信號(hào)在走線(xiàn)的時(shí)候發(fā)現(xiàn)如果按照原理圖來(lái)走線(xiàn)會(huì)跟 dq4 交錯(cuò)，這樣就不得不換層走線(xiàn)，我們通過(guò)互換數(shù)據(jù)位就可以使信號(hào)走同層，對(duì)內(nèi)存來(lái)說(shuō)每一位存進(jìn)什么內(nèi)容讀出也是什么內(nèi)容，互換不會(huì)受影響，但是互換的條件必須是在同一組內(nèi) 8個(gè) bit 之間。這樣一來(lái)，將使 DDR3達(dá)到最節(jié)省電力的目的。對(duì)于 PCB 設(shè)計(jì)時(shí)， VREF 的布局上更加方便把各自的濾波電容處理到位，布線(xiàn)上也能區(qū)分開(kāi)來(lái)，更加容易控制相互之間的干擾。 DDR經(jīng)過(guò)幾代的發(fā)展，現(xiàn)在市面上主流是 DDR3，而新的 DDR4 也已經(jīng)呼之欲出，甚至已經(jīng)有部分 DDR4 的產(chǎn)品了。 圖 66 LDO 電路 音 頻號(hào)一般包括： SPKR_L+/。 網(wǎng)口的種類(lèi)：常見(jiàn)的網(wǎng)口 有百兆以太網(wǎng)，千兆以太網(wǎng)。 PCB 布線(xiàn)是一個(gè)系統(tǒng)的工程， PCB 工程師需要具備多學(xué)科的綜合知識(shí)，同時(shí)還需要較強(qiáng)的綜合處理能力，綜合各方面需求取得加好的平衡。 北華航天工業(yè)學(xué)院畢業(yè)論文 21 走線(xiàn)的拓?fù)浣Y(jié)構(gòu)是高速信號(hào)控制信號(hào)質(zhì)量的重要手段之一。對(duì)于比較注重成本的消費(fèi)類(lèi)產(chǎn)品，可以弱化電源與地平面相鄰降低平面阻抗的方式，從而盡可能減少布線(xiàn)層，降低 PCB 成本。而在服務(wù)器、核心網(wǎng)絡(luò)設(shè)備等方面， PCB 的成本相對(duì)可以忽略不計(jì)，產(chǎn)品的性能指標(biāo)就要優(yōu)先考慮，此時(shí) PCB的層數(shù)設(shè)計(jì)方面會(huì)適當(dāng)增加層數(shù)，以減少信號(hào)之間的串?dāng)_，確保參考平面的完整性，以及電源地平面相鄰，降低平面阻抗 。 北華航天工業(yè)學(xué)院畢業(yè)論文 19 第 四 章 層疊設(shè)計(jì)與阻抗控制 層的構(gòu)成 單板的層疊由電源層，地層，和信號(hào)層組成。主要包括下面的內(nèi)容： 北華航天工業(yè)學(xué)院畢業(yè)論文 18 元件間距、元件擺放方向與安裝層、引腳跨距、可測(cè)試性、孤立通孔、殘余走線(xiàn)。 ． 設(shè)計(jì)規(guī)則檢測(cè) (DRC) DRC(Design Rule Check ),Allegro 通過(guò)設(shè)計(jì)規(guī)則檢測(cè)來(lái)保證設(shè)計(jì)符合所指定屬性與設(shè)計(jì)規(guī)則的要求， DRC 檢測(cè)可以實(shí)時(shí)進(jìn)行（叫做在線(xiàn) DRC,Online DRC),也可以在一定的時(shí)刻一次進(jìn)行（叫做批處理 DRC,Batch DRC).當(dāng) Allegro 檢測(cè)到違反設(shè)計(jì)規(guī)則時(shí)，將在違 規(guī)處顯示一個(gè) DRC 錯(cuò)誤標(biāo)記， Allegro 的 DRC 檢查有三種模式： Always(或 者 on)運(yùn)行所有命令的同時(shí)進(jìn)行 DRC檢測(cè)，也就是在線(xiàn)模式。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值。 圖 37 圖 38 ． 帶狀線(xiàn) (stripline/double stripline） 帶狀線(xiàn)是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線(xiàn)。在某些系統(tǒng)里，系統(tǒng)“地”被用作電壓基準(zhǔn)點(diǎn)。封裝四側(cè)配置有電極觸點(diǎn)，由于無(wú)引腳，貼裝占有面積比 QFP 小，高度比 QFP 低 ， 如圖 35 所示 。 圖 32 BGA器件 (SOP) SOP 是 Small Outline Package 的縮寫(xiě)，中文含意為小外形封裝，是一種集成電路的封裝技術(shù)。芯片的封裝技術(shù)已經(jīng)經(jīng)歷了好幾代的變遷，封裝類(lèi)型從 DIP ， QFP， PGA， BGA，到 CSP 再到 MCM， SIP，技術(shù)指標(biāo)一代比一代先進(jìn)，包括芯片面積與封裝面積之比越來(lái)越接近為一，適用頻率越來(lái)越高，耐溫性能越來(lái)越好。 PCB 設(shè)計(jì)軟件簡(jiǎn)介： 一、國(guó)內(nèi)用的比較多的是 protel， protel 99se， protel DXP， Altium，這些都是一個(gè)公司發(fā)展，不斷升級(jí)的軟件；當(dāng)前版本是 Altium Designer 比較簡(jiǎn)單，設(shè)計(jì)比較隨意，但是做復(fù)雜的 PCB 這些軟件就不是很好。 對(duì)于業(yè)界所重視的銅箔的繪制和修改功能， Allegro 提供了簡(jiǎn)單方便的內(nèi)層分割功能，以及能夠?qū)φ?fù)片內(nèi)層的檢閱。 北華航天工業(yè)學(xué)院畢業(yè)論文 9 第二章 Allegro SPB 及相關(guān) PCB 設(shè)計(jì) 平臺(tái)簡(jiǎn)介 簡(jiǎn)介 Allegro 是 Cadence 推出的先進(jìn) PCB 設(shè)計(jì)布線(xiàn)工具。隨著多層板、 HDI 板、柔性板的快速增長(zhǎng)，我國(guó)的 PCB產(chǎn)業(yè)結(jié)構(gòu)正在逐步得到優(yōu)化和改善。 北華航天工業(yè)學(xué)院畢業(yè)論文 8 國(guó)際 PCB 行業(yè)發(fā)展?fàn)顩r 目前，全球 PCB 產(chǎn)業(yè)產(chǎn)值占電子元件產(chǎn)業(yè)總產(chǎn)值的四分之一以上，是各個(gè)電子元件細(xì)分產(chǎn)業(yè)中比重最大的產(chǎn)業(yè)，產(chǎn)業(yè)規(guī)模達(dá) 400 億美元。 銅箔： 銅箔是占覆銅板成本比重最大的原材料，約占覆銅板成本的 30%(厚板 )和 50%(薄板 )，因此銅箔的漲價(jià)是覆銅板漲價(jià)的主要驅(qū)動(dòng)力。它用作支撐各種元器件 ，并能實(shí)現(xiàn)它們之間的電氣連接或電絕緣。 設(shè)計(jì) 印制電路板的設(shè)計(jì)是以電路原理圖為根據(jù)，實(shí)現(xiàn)電路設(shè)計(jì)者所需要的功能。 為了將零件固定在 PCB 上面，我們將它 們的接腳直接焊在布線(xiàn)上， 在最基本的 PCB（單面板）上，零件 都集中在其中一面，導(dǎo)線(xiàn)則都集中在另一面．這么一來(lái)我們就需要在板子上打洞 ，這樣接腳才能穿過(guò)板子到另一面，所以零件的接腳是焊在另一面上的， 因?yàn)槿绱?，北華航天工業(yè)學(xué)院畢業(yè)論文 6 PCB 的正反面分別被稱(chēng)為零件面（ Component Side）與焊接面（ Solder Side）。裸板（上頭沒(méi)有零件）也常被稱(chēng)為 印刷線(xiàn)路板 Printed Wiring Board（ PWB）。而現(xiàn)在，電路面板只是作為有效的實(shí)驗(yàn)工具而存在；印刷電路板在電子工業(yè)中已經(jīng)占據(jù)了絕對(duì)統(tǒng)治的地位。印制電路的技術(shù)發(fā)展水平，一般以印制板上的線(xiàn)寬，孔徑，板厚 /孔徑比值為代表 . 關(guān)鍵詞 Allegro， PCB 設(shè)計(jì)， PCB 制作工藝，北華航天工業(yè)學(xué)院畢業(yè)論文 2 目 錄 第一章： PCB 概述： ......................................................... 5 簡(jiǎn)介及歷史： ..................................................... 5 設(shè)計(jì) ............................................................. 6 的分類(lèi) ........................................................... 6 產(chǎn)業(yè)鏈 ........................................................... 7 玻纖布： .......................................................... 7 銅箔： ............................................................ 7 覆銅板： .......................................................... 7 PCB 行業(yè)發(fā)展?fàn)顩r ................................................. 8 PCB 行業(yè)發(fā)展?fàn)顩r ................................................. 8 ............................................................. 8 第二章： ALLEGRO SPB 及相關(guān) PCB 設(shè)計(jì)平臺(tái)簡(jiǎn)介 ................................. 9 ........................................................... 9 PCB 設(shè)計(jì)軟件簡(jiǎn)介： .............................................. 10 第三章： PCB 封裝及基本概念 ................................................ 11 常見(jiàn)封裝 ........................................................ 11 .(DIP)直插 ....................................................... 11 .(BGA)球柵陣列封裝 ............................................... 11 .(SOP)小外形封裝 ................................................. 12 .(QFP)四側(cè)引腳扁平封裝 ........................................... 12 .(QFN) 方形扁平無(wú)引腳封裝 ........................................ 13 .(SOT)小外形晶體管封裝 ........................................... 14 .(SIP)系統(tǒng)級(jí)封裝 ................................................. 14 ........................................................ 14 ． (Differengtial Signal)差分信號(hào) ................................. 14 ． (microstrip）微帶線(xiàn) ............................................ 15 ． (stripline/double stripline）帶狀線(xiàn) ........................... 15 ． 3W 規(guī)則 ......................................................... 15 ． 20H 規(guī)則 ........................................................ 15 ． (impedance)阻抗 ................................................ 16 ． (Si)信號(hào)完整性 ................................................. 16 ．（ EMI）電磁干擾 ................................................. 16 ． (Analog Data）模擬數(shù)據(jù) ......................................... 16 ． (Digital Data)數(shù)字?jǐn)?shù)據(jù) ....................................... 16 ． (DRC)設(shè)計(jì)規(guī)則檢測(cè) ............................................. 17 ． (DFA)裝配設(shè)計(jì) ................................................. 17 ． (TP)測(cè)試點(diǎn) .................................................... 18 ． Gerber 文件 .................................................... 18 第四章：層疊設(shè)計(jì)與阻抗控制 ................................................ 19 北華航天工業(yè)學(xué)院畢業(yè)論文 3 層的構(gòu)成 ........................................................ 19 PCB 層數(shù)選擇 .................................................. 19 .................................................. 19 第五章： PCB 布線(xiàn)基本原則 .................................................. 20 ............................................................ 20 .........