【正文】 STATION 由于只適用于 UNIX 系統(tǒng)，不是為 PC 機(jī)設(shè)計(jì)，所以使用的人較少；當(dāng)前 MentorEE 版本為 Mentor EE 和 Cadence spb 屬于同級(jí)別的 PCB 設(shè)計(jì)軟件，它有些地方比 cadence spb 差，它的強(qiáng)項(xiàng)是拉線、飛線，人稱飛線王。 直插 (DIP) DIP 封裝（ Dual Inline Package），也叫雙列直插式封裝技術(shù)，指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過 100。它是一種主要的表面封裝類型，在具有較 少引腳數(shù)目的集成電路中廣泛使用，特別是存儲(chǔ)器和模擬集成電路領(lǐng)域， 如圖 33所示。這種封裝就是貼片型小功率晶體管封裝，比 TO 封裝體積小，一般用于小功率 MOSFET， 如圖 36所示 。我們使用該術(shù)語是因?yàn)樾盘?hào)是用單個(gè)導(dǎo)體上的電壓來表示的。 ． 3W 規(guī)則 為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于 3 倍線寬時(shí)，則可保持 70%的電場(chǎng)不互相 干擾，稱為 3W 規(guī)則，如果達(dá)到 98%的電場(chǎng)不互相干擾，可使用 10W的間距。主要的信 號(hào)完整性問題包括反射、振蕩、地彈。 Batch 只有在指定運(yùn)行 batch_drc 命令時(shí)才進(jìn)行 DRC 檢查，也就是批處理模式。 ． 測(cè)試點(diǎn) (TP) TP(test point)測(cè)試點(diǎn) ,為了保證 PCB 板的可測(cè)試性， PCB 板還需要進(jìn)這行測(cè)度點(diǎn)設(shè)計(jì)， PCB 板的測(cè)試包括祼 板測(cè)試和在線測(cè)試。電源層、地層又是被統(tǒng)稱為平面層。 單板層疊設(shè)計(jì)的一般原則如下： ，提供器件屏蔽層以及為頂層布線提供參考平面。 北華航天工業(yè)學(xué)院畢業(yè)論文 20 第 五 章 PCB 布線基本原則 傳統(tǒng)的 PCB 設(shè)計(jì)，板上的走線只是作為信號(hào)連通的載體， PCB 設(shè)計(jì)工程師不需要考慮走線的分布參數(shù)。時(shí)序設(shè)計(jì)也是非常復(fù)雜的系統(tǒng)要求， PCB 設(shè)計(jì)工程師不僅要會(huì)繞等長(zhǎng)，還要真正理解等長(zhǎng)后面的時(shí)序要求。 北華航天工業(yè)學(xué)院畢業(yè)論文 22 第 六 章 常見 PCB 電路設(shè)計(jì) （ 1）電路由一個(gè)無源晶體和兩個(gè)小電容（一般為 15PF/22PF）組成，整個(gè)電路應(yīng)盡可能靠近芯片放置，一般長(zhǎng)度必須控制在 1000MIL 以內(nèi)。有的網(wǎng)口集成變壓器，有的網(wǎng)口集成燈。AC_BITCLK,AC_SDATAOUT,AC_SYNC,AC_SDATAIN 音頻接口的阻抗控制在 75歐，電路由音頻連接器，去耦電容，磁珠，上拉電阻，匹配電阻等組成。在 layout 設(shè)計(jì)上， flyby結(jié)構(gòu)的布線更加簡(jiǎn)單，也會(huì)更加節(jié)約布線的層數(shù)和空間。而且需要指出的是，任何突發(fā)中斷操作都將在 DDR3 內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如 4bit 順序突發(fā)）。這個(gè)引腳通過一個(gè)命令集，通過片上校準(zhǔn)引擎（ OnDie Calibration Engine， ODCE）來自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與 ODT 的終結(jié)電阻值。做板載內(nèi)存設(shè)計(jì)的時(shí)候，可以只用 CKE0、北華航天工業(yè)學(xué)院畢業(yè)論文 29 CS0、 ODT0，控制 4片 16位的內(nèi)存芯片。地址、控制組中每個(gè)信號(hào)都以時(shí)鐘 (本規(guī)則中為 CLK_N)為基準(zhǔn)，等長(zhǎng)差范 圍設(shè)置為177。 布線方面 VREF 最好和 VTT 在不同平面，以免 VTT 產(chǎn)生的噪聲干擾 VREF。 4．當(dāng)使用多片 DDR 并聯(lián)工作時(shí)，布線應(yīng)注意走線的 STUN(比如過孔的位置等 )。 通常我們所說的多層板是由芯板和半固化片互相層疊壓合而成的。 北華航天工業(yè)學(xué)院畢業(yè)論文 31 第 八 章： PCB 制作工藝 PCB 的分類 1. 以材質(zhì)分 ： (1) 有機(jī)材質(zhì) 酚醛樹脂玻璃纖維 /環(huán)氧樹脂 PolyamideBT/Epoxy 等皆屬之 (2) 無機(jī)材質(zhì) 鋁 Copper Invercopperceramic 等皆屬之主要取其散熱功能 2. 以成品軟硬區(qū)分 (1) 硬板 Rigid PCB (2) 軟板 Flexible PCB (3) 軟硬板 RigidFlex PCB Prepreg：半固化片，又稱預(yù)浸材料，是用樹脂浸漬并固化到中間程度 (B 階 )的薄片材料。 Vtt 的去耦電容盡 量靠近匹配電阻，一般按照兩個(gè)電阻對(duì)應(yīng)一個(gè)電容，如果空間夠考慮增加電容。 DDR 由于電平擺幅小，對(duì)參考電壓穩(wěn)定度要求很高，特別是 Vref 和 VTT。每對(duì)時(shí)鐘差分信號(hào)等長(zhǎng)要求：正負(fù)信號(hào)之間允許偏差 10mil SSTL_CLASSI 150M FPGA1_DDR_DQ[31:0] FPGA1_DDR_DQS[3:0] FPGA1_DDR_DM[3:0] 數(shù)據(jù)組內(nèi)等長(zhǎng) 要求公差+/25mil。 數(shù)據(jù)組：對(duì)主板 64 位 DDR2 內(nèi)存來說數(shù)據(jù)每 8 位（也就是一個(gè) byte）為一組可以分為八組，數(shù)據(jù) dq[0:7]、數(shù)據(jù)掩碼 dqm0、數(shù)據(jù)選通差分信號(hào) dqsp0 和 dqsn0 為一組，以此類推。當(dāng) Reset 命令有效時(shí)， DDR3 內(nèi)存將停止所有操作，并切換至最少量活動(dòng)狀態(tài)，以節(jié)約電力。同樣速率下， DDR3 比 DDR2 更加省電，同樣的功耗水平下，DDR3 能跑到更高的速率。 圖 68 JTAG 電路 北華航天工業(yè)學(xué)院畢業(yè)論文 26 接口電路 USB 一般有六個(gè)管腳，兩個(gè)固定管腳，四個(gè)信號(hào)管腳，（ 1 腳電源， 2 腳 USB_N， 3 腳USB_P， 4 腳 GND）， USB 固定管腳一般不 要直接與數(shù)字地相接，可以通過跨接電容接上數(shù)字地，布線時(shí)， USB_N 和 USB_P 要按差分處理，阻抗控 90 歐，考慮 EMC 電磁干擾，會(huì)在 4個(gè)信號(hào)管腳加上磁珠進(jìn)行隔離 ， 如圖 69 所示。 圖 64 網(wǎng)口電路 北華航天工業(yè)學(xué)院畢業(yè)論文 24 光口電路 光口電路由 供電模塊，上拉電阻，光模塊組成，光模塊信號(hào)有兩對(duì)差分線和六根控制信號(hào)線，按常規(guī)信號(hào)要求處理即可， 外殼的 GND PIN 一般接在 PGND， 如圖 65所示。 圖 62 有源晶振電路 北華航天工業(yè)學(xué)院畢業(yè)論文 23 時(shí)鐘驅(qū)動(dòng)電路由時(shí)鐘電路，驅(qū)動(dòng)芯片，去耦電容，匹配電阻等組成 ， 如圖 63所示。必要的時(shí)候，需要使用相關(guān)的電熱仿真工具來輔助進(jìn)行熱設(shè)計(jì)。 高速 PCB 中的布線時(shí)考慮電氣性能要求，主要分為以下幾個(gè)方面 ： 避免尖角、直角走線； 關(guān)鍵信號(hào)布線盡量使用較少的過孔； 高速信號(hào)線適當(dāng)考慮圓弧布線 EMC 等其他干擾的控制要求： 高速信號(hào)與低速信號(hào)要分層分區(qū)布線； 數(shù)字信號(hào)與模擬信號(hào)要分層分區(qū)布線； 敏感信號(hào)與干擾信號(hào)要分層分區(qū)布線； 時(shí)鐘信號(hào)要優(yōu)先走內(nèi)層。 ，利于制版生產(chǎn)時(shí)的翹曲控制。 在最終 PCB 的層數(shù)考慮時(shí)，往往需要綜合 PCB 的性能指標(biāo)要求與成本承受能力確定單板的層數(shù)。 一般測(cè)試點(diǎn)的個(gè)數(shù)的密度不超過 30/平方 inch。 L/L： line to line 間距錯(cuò)識(shí)： 如 圖 310 所示 。不同的數(shù)據(jù)必須轉(zhuǎn)換為相應(yīng)的信號(hào)才能進(jìn)行傳輸：模擬數(shù)據(jù)一般采用模擬信號(hào) (Analog Signal)，例如用一系列連續(xù)變化的電磁波 (如無線電與電視廣播中的電磁波 )，或電壓信號(hào) (如電話傳輸中的音頻電壓信號(hào) )來表示 . ． 數(shù)字?jǐn)?shù)據(jù) (Digital Data) 數(shù)字?jǐn)?shù)據(jù) (Digital Data)則是模擬數(shù)據(jù)經(jīng)量化后得到的離散的值，例如在計(jì)算機(jī)中用二進(jìn)制代碼表示的字符、圖形、音頻與視頻數(shù)據(jù)。阻抗常用 Z表示，是一個(gè)復(fù)數(shù) ,實(shí)部稱為 電阻 ,虛部稱為電抗 ,其中電容在電路中對(duì)交流電所起的阻礙作用稱為容抗 ,電感在電路中對(duì)交流電所起的阻礙作用稱為感抗 ,電容和電感在電路中對(duì)交流電引起的阻礙作用總稱為電抗。與地平面之間用一種電介質(zhì)隔離開。 設(shè)計(jì)基本概念 差分信號(hào) (Differengtial Signal) 差分信號(hào)是用一個(gè)數(shù)值來表示兩個(gè)物理量之間的差異?，F(xiàn)在多稱為L(zhǎng)CC。目前的主板控制芯片組多采用此類封裝技術(shù)，材料多為陶瓷。 北華航天工業(yè)學(xué)院畢業(yè)論文 11 第三章 PCB 封裝 及基本概念 常見封裝 所謂封裝是指安裝半導(dǎo)體集成電路芯片（ IC）等用的外殼，起著安放，固定，密封，保護(hù)芯片和增強(qiáng)電熱性能的作用。為了推廣整個(gè)先進(jìn) EDA 市場(chǎng) ,Allegro 提供了 Cadence、OrCAD、 Layout 、 PADS 、 PCAD 等接口，讓想轉(zhuǎn)換 PCB Layout 軟件的使用者，對(duì)于舊有的圖檔能順利轉(zhuǎn)換至 Allegro 中?；蚴抢眠x購(gòu)的切圖功能將電路版切分成各個(gè)區(qū)塊，讓每個(gè)區(qū)塊各有專職的人同時(shí)進(jìn)行設(shè)計(jì) ，達(dá)到同份圖多人同時(shí)設(shè)計(jì)并能縮短時(shí)程的目的。無論從供需關(guān)系上看還是從歷史周期上判斷， 2020 年初是行業(yè)進(jìn)入景氣爬坡的階段，下游需求的持續(xù)強(qiáng)勁已經(jīng)逐層次拉動(dòng)了 PCB 產(chǎn)業(yè)鏈上各廠商的出貨情況，形成至少在 2020 年一季度 “ 淡季不淡 ” 的局面。我國(guó) PCB 產(chǎn)業(yè)近年來保持著 20%左右的高速增長(zhǎng)，并預(yù)計(jì)在 2020 年左右超過日本，成為全球 PCB 產(chǎn)值最大和技術(shù)發(fā)展最活躍的國(guó)家。今年三季度，覆銅板開始提價(jià) ，提價(jià)幅度在 58%左右，主要驅(qū)動(dòng)力是反映銅箔漲價(jià)，且下游需求旺盛可以消化 CCL 廠商轉(zhuǎn)嫁的漲價(jià)壓力。和 CCL 不同，玻纖布的價(jià)格受供需關(guān)系影響最大，最近幾年的價(jià)格在 美元/米之間波動(dòng)。 ：分為普通電路板和柔性電路板。 依其應(yīng)用領(lǐng)域 PCB 可分為單面板、雙面板、四層板以上多層板及軟板。在阻焊層上還會(huì)印刷上一層絲網(wǎng)印刷面（ silk screen）。除了固定各種小零件外， PCB 的主要功能是提供上頭各項(xiàng)零件的相互電氣連接。自 20世紀(jì) 50 年代中期起，印刷電路版技術(shù)才開始被廣泛采用。自 20 世紀(jì) 50 年代中期起，印刷線路板才開始被廣泛運(yùn)用。印制電路板的創(chuàng)造者是奧地利人保羅 愛斯勒（ PaulEisler），他于 1936 年在一個(gè)收音機(jī)裝置內(nèi)采用了印刷電路板。許多城鎮(zhèn)正不再允許擴(kuò)張及建造 PCB 新廠，例如：深圳。這些線路被稱作導(dǎo)線（ conductor pattern）或稱布線，并用來提供 PCB 上零件的電路連接。 印刷電路板將零件與零件之間復(fù)雜的電路銅線，經(jīng)過細(xì)致整齊的規(guī)劃后，蝕刻在一塊板子上，提供電子零組件在安裝與互連時(shí)的主要支撐體，是所有電子產(chǎn)品不可或缺的基礎(chǔ)零件。簡(jiǎn)單的版圖設(shè)計(jì)可以用手工實(shí)現(xiàn)，復(fù)雜的版圖設(shè)計(jì)需要借助計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）實(shí)現(xiàn)。玻纖紗由硅砂等原料在窯中煅燒成液態(tài)，通過極細(xì)小的合金噴嘴拉成極細(xì)玻纖，再將幾百根玻纖纏絞成玻纖紗。 覆銅板 ： 覆銅板是以環(huán)氧樹脂等為融合劑將玻纖布和銅箔壓合在一起的產(chǎn)物，是 PCB 的直接原材料，在經(jīng)過蝕刻、電鍍、多層板壓合之后制成印刷電路板。改革開放后 20 多年，由于引進(jìn)國(guó)外先進(jìn)技術(shù)和設(shè)備，單面板、雙面板和多層板均獲得快速發(fā)展，國(guó)內(nèi) PCB 產(chǎn)業(yè)由小到大逐步發(fā)展起來。其次，從產(chǎn)品結(jié)構(gòu)上來看，仍然以中、低層板生產(chǎn)為主，雖然 FPC、 HDI 等增 長(zhǎng)很快，但由于基數(shù)小，所占比例仍然不高。 軟件中的 Constraint Manger 提供了簡(jiǎn)潔明了的接口方便使用者設(shè)定和查看 Constraint 宣告。 在輸出的部分，底片輸出功能包含 274D 、 274X 、 Barco DPF 、 MDA 以及直接輸出 ODB++ 等多樣化格式數(shù)據(jù)當(dāng)然還支持生產(chǎn)所需的 Pick amp。 四、 EAGLE Layout 這是歐洲使用最廣泛的 PCB 設(shè)計(jì)軟件。 DIP 封裝的 CPU 芯片有兩排引腳，需要插入到具有 DIP 結(jié)構(gòu)的芯片插座上 ,如 圖 31 所示 。 圖 33 SOP 器件 四側(cè)引腳扁平封裝 (QFP) QFP( Quad Flat Package）四側(cè)引腳扁平封裝，該封裝實(shí)現(xiàn)的芯片引腳之間距離很小， 管腳很細(xì)，一般大規(guī)模或超大規(guī)模集成電路采用這種封裝形式，其引腳數(shù)一般都在北華航天工業(yè)學(xué)院畢業(yè)論文 13 100 以上。 圖 36 SOT 封裝 (SIP) SIP（ System In a Package 系統(tǒng)級(jí)封裝）是將多種功能芯片，包括處理器、存儲(chǔ)器等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。 另一方面，一個(gè)差分信號(hào)作用在兩個(gè)導(dǎo)體上 ,信號(hào)值是兩個(gè)導(dǎo)體間的電壓差。 ． 20H 規(guī)則 由于電源層與地層之間的電場(chǎng)是變化的，在板的邊緣會(huì)向外輻射電磁干擾，稱為邊沿效應(yīng)。 ． 電磁干擾 （ EMI） （ Electromagic Interference 簡(jiǎn)稱 EMI）電磁干擾是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象，有傳導(dǎo)干擾和輻射干擾兩種。 Never 不進(jìn)行 DRC檢查，該先頂可以提高 Allegro 的運(yùn)行速度。 祼板測(cè)試：是在 PCB 板加工完成，尚未裝配和焊接元器件之前進(jìn)行測(cè)試，用于發(fā)現(xiàn)是否存在短路和斷路現(xiàn)象。再少量的 PCB設(shè)計(jì)中，采用了在電源地平面層布線或者在布線層走電源地網(wǎng)絡(luò)的情況。 ，以保證汪正的回流通道。