高速pcb設(shè)計(jì)指南之八-wenkub
2023-07-19 10:19:20 本頁面
【正文】 路板之間的連接方式。小型PCB 實(shí)現(xiàn)硅基芯片上的信號(hào)和電源與 IC 封裝上的對(duì)應(yīng)管腳之間的連接，這樣就實(shí)現(xiàn)了硅基芯片上信號(hào)和電源節(jié)點(diǎn)的對(duì)外延伸。電壓的瞬變由下面的公式所定義： V=Ldi/dt， 其中： L是電流傳輸路徑上電感的值； di 表示信號(hào)上升時(shí)間間隔內(nèi)電流的變化； dt 表示電流的傳輸時(shí)間 (信號(hào)的上升時(shí)間 )。當(dāng) IC 的輸出級(jí)發(fā)生跳變并驅(qū)動(dòng)相連的 PCB 線為邏輯 “高 ”時(shí)， IC 芯片將從電源中吸納電流，提供輸出級(jí)所需的能量。換句話 說，對(duì)電場控制不佳通常也會(huì)導(dǎo)致磁場抑制不佳。當(dāng) IC 的輸出在邏輯高到邏輯低或者邏輯低到邏輯高之間變換時(shí)，這些信號(hào)電壓和信號(hào)電流就會(huì)產(chǎn)生電場和磁場，而這些電場和磁場的最高頻率就是發(fā)射帶寬。計(jì)算 EMI 發(fā)射帶寬的公式為： F=其中： F 是頻率，單位是 GHz； Tr 是單位為 ns(納秒 )的信號(hào)上升時(shí)間或者下降時(shí)間。本文將著重討論這些問題，并且探討 IC對(duì) EMI 控制的影響。 PCB 板級(jí)和系統(tǒng)級(jí)的設(shè)計(jì)工程師通常認(rèn)為，它們能夠接觸到的 EMI 來源就是 PCB。 現(xiàn)有的系統(tǒng)級(jí) EMI控制技術(shù)包括： （ 1） 電路封閉在一個(gè) Faraday 盒中 (注意包含電路的機(jī)械封裝應(yīng)該密封 )來實(shí)現(xiàn) EMI 屏蔽； （ 2） 電路板或者系統(tǒng)的 I/O 端口上采取濾波和衰減技術(shù)來實(shí)現(xiàn) EMI 控制； （ 3） 現(xiàn)電路的電場和磁場的嚴(yán)格屏蔽，或者在電路板上采取適當(dāng)?shù)脑O(shè)計(jì)技術(shù)嚴(yán)格控制 PCB走線和電路板層 (自屏蔽 )的電容和電感，從而改善 EMI 性能。 EMI 控制通常需要結(jié)合運(yùn)用上述的各項(xiàng)技術(shù)。顯然，在 PCB 設(shè)計(jì)層面，確實(shí)可以做很多的工作來改善 EMI。 EMI的來源 數(shù)字集成電路從邏輯高到邏輯低之間轉(zhuǎn)換或者從邏輯低到邏輯高之間轉(zhuǎn)換過程中，輸出端產(chǎn)生的方波信號(hào)頻率并不是導(dǎo)致EMI 的唯一頻率成分。 從上述公式中不難看出，如果電路 的開關(guān)頻率為 50MHz，而采用的集成電路芯片的上升時(shí)間是 1ns，那么該電路的最高 EMI 發(fā)射頻率將達(dá)到 350MHz，遠(yuǎn)遠(yuǎn)大于該電路的開關(guān)頻率。電場和磁場的強(qiáng)度以及對(duì)外輻射的百分比，不僅是信號(hào)上升時(shí)間的函數(shù)，同時(shí) 也取決于對(duì)信號(hào)源到負(fù)載點(diǎn)之間信號(hào)通道上電容和電感的控制的好壞，在此，信號(hào)源位于 PCB 板的 IC 內(nèi)部，而負(fù)載位于其它的 IC 內(nèi)部，這些 IC 可能在 PCB 上，也可能不在該 PCB 上。用來控制電路板中電磁場的措施與用來抑制 IC 封裝中電磁場的措施大體相似。對(duì) 于 IC 不斷轉(zhuǎn)換所產(chǎn)生的超高頻電流而言，電源總線始于 PCB 上的去耦網(wǎng)絡(luò)，止于 IC 的輸出級(jí)。 由于 IC 管腳以及內(nèi)部電路都是電源總線的一部分，而且吸納電流和輸出信號(hào)的上升時(shí)間也在一定程度上取決于 IC 的工藝技術(shù)，因此選擇合適的 IC 就可以在很大程度上控制上述公式中提到的所有三個(gè)要素。貫穿該 IC 的電源和信號(hào)的傳輸路徑包括：硅基芯片、與小型 PCB之間的連線、 PCB 走線以及 IC 封裝的輸入和輸出管腳。許多的 IC芯片都采用綁定線來實(shí)現(xiàn)硅基芯片與內(nèi)部小電路板之間的連接，這是一種在硅基芯片與內(nèi)部小電路板之間的極細(xì)的飛線。綁定線是一種適應(yīng)這種特殊環(huán)境的引線方式，它可以承受大量的彎曲變形而不容易斷裂。而選擇這種材料將導(dǎo)致 IC 芯片整體成本的增加，因而采用這種工藝技術(shù)的芯片并不常見，但是只要這種將硅基芯片與載體 PCB 直接連接的 IC 存在并且在設(shè)計(jì)方案 中可行，那么采用這樣的 IC 器件就是較好的選擇。從電容和電感控制的角度來看，小型的封裝和更細(xì)的間距通?？偸谴硇阅艿奶岣?。這兩方面的特征都將極大地降低電源和地之間的環(huán)路電感，有助于減少電源總線上的電壓瞬變，從而降低 EMI。 在 BGA 封裝中，一種行之有效的設(shè)計(jì)方法是在每組八個(gè)信號(hào)管腳的中心設(shè)置一個(gè)信號(hào)的返回管腳，在這種管腳排列方式下，每一個(gè)信號(hào)與信號(hào)返回路徑之間僅相差一個(gè)管腳的距離。因此設(shè)計(jì)工程師必須熟悉設(shè)計(jì)中使用的 IC芯片邏輯系列，了解它們的相關(guān)工作情況。如果這是一個(gè)兩層的 PCB 板，至少要求PCB 板的一面為連續(xù)的地平面層， PCB 板的另一層是電源和信 號(hào)的布線層。這種受控的信號(hào)線不僅有利于降低 EMI，同樣對(duì)于確保進(jìn)出 IC 的信號(hào)的完整性也起到重要的作用。由此可見，在公式 V=Ldi/dt中，驅(qū)動(dòng)電流從 100mA 減少到 36mA 可以有效地降低電壓的瞬變 V，因而也就降低了 EMI。降低電源總線上電壓下降的一種可行的辦法是縮短去耦電容到 IC 輸出級(jí)之間的分布路徑。最理想的情況是直接放在硅基芯片上，并緊鄰被驅(qū)動(dòng)的輸出級(jí)。 在 IC 封裝內(nèi)部設(shè)計(jì)的電容通常數(shù)值都很小 (小于幾百皮法 )，所以系統(tǒng)設(shè)計(jì)工程師仍然需要在 PCB 板上安裝數(shù)值在 到 之間的去耦電容，然而 IC 封裝內(nèi)部的小電容可以抑制輸出波形中的高頻成分，這些高頻成分是 EMI 的最主要來源。從減小 EMI 的角度來看，串行終端匹配效果最明顯，因?yàn)檫@種方式的終端匹配將入射波 (在傳輸線 上傳播的原始波形 )降低到了 Vcc 的一半，因而減小了驅(qū)動(dòng)傳輸線所需的瞬時(shí)吸納電流。當(dāng) IC 的輸出阻抗同傳輸線的阻抗匹配時(shí)，就可以認(rèn)為這樣的傳輸線實(shí)現(xiàn)了 “串聯(lián)終端匹配 ”。對(duì)大多數(shù)的 TTL和 CMOS 器件來說，當(dāng)它們的輸出級(jí)信號(hào)發(fā)生切換時(shí)，輸出晶體管完全導(dǎo)通，這樣就會(huì)產(chǎn)生很大的瞬間電流來驅(qū)動(dòng)傳輸線。 總結(jié) 通過仔細(xì)考察集成電路芯片的封裝、引線結(jié)構(gòu)類型、輸出驅(qū)動(dòng)器的設(shè)計(jì)方法以及去耦電容的設(shè)計(jì)方法，可以得出有益的設(shè)計(jì)規(guī)則，在電路設(shè)計(jì)中要注意選擇和使用符合以下特征的電子元器件： *外形尺寸非常小的 SMT 或者 BGA 封裝； *芯片內(nèi)部的 PCB 是具有電源層和接地層的多層 P
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1