高速pcb設(shè)計(jì)指南之八-免費(fèi)閱讀
【正文】 目前也出現(xiàn)了將布局布線工具同用于虛擬原型的高級(jí)仿真工具集成起來的工具，如 Zuken的 Hot Stage 工具，所以即使在 虛擬原型時(shí)也能對(duì)布線問題進(jìn)行考慮。 這就是布局設(shè)計(jì)過程自動(dòng)化程度低而人工干預(yù)程度高的原因。 自由布線方法可減少布線層數(shù)，降低產(chǎn)品成本。 拉緊 (pulltight)功能使每個(gè)節(jié)點(diǎn)在布線后自動(dòng)縮短以適應(yīng)空間要求，它能大大降低信號(hào)延遲，同時(shí)降低平行路徑數(shù)，有助于避免串?dāng)_的產(chǎn)生。因此，再加上管腳間距和阻抗因素的限制，這類器件必須采用更細(xì)的線寬。在目前產(chǎn)品上市時(shí)間越來越短的情況下，手動(dòng)布線極為耗時(shí)，不合時(shí)宜。這個(gè)問題比較容易處理，通過手動(dòng)編輯可以縮短信號(hào)布線長(zhǎng)度和減少過孔數(shù)量 。 采用相同的步驟對(duì)其余信號(hào)進(jìn)行布線。 自動(dòng)布線 對(duì)關(guān)鍵信號(hào)的布線需要考慮在布線時(shí)控制一些電參數(shù)，比如減小分布電感和 EMC 等，對(duì)于其它信號(hào)的布線也類似 。為降低濾波電容器連接線產(chǎn)生的感抗，過孔應(yīng)盡可能靠近表面貼裝器件的引腳，必要時(shí)可采用手動(dòng)布線，這可能會(huì)對(duì)原來設(shè)想的布線路徑產(chǎn)生影響，甚至可能會(huì)導(dǎo)致你重新考慮使用哪種過孔，因此必須考慮過孔和引腳感抗間的關(guān)系并設(shè)定過孔規(guī)格的優(yōu)先級(jí)。 在布局 時(shí)需考慮布線路徑 (routing channel)和過孔區(qū)域，如圖 所示。為完成布線任務(wù)，布線工具需要在正確的規(guī)則和 限制條件下工作。如果設(shè)計(jì)要求使用高密度球柵陣列 (BGA)組件，就必須考慮這些器件布線所需要的最少布線層數(shù)。 第二篇 實(shí)現(xiàn) PCB 高效自動(dòng)布線 的設(shè)計(jì)技巧和要點(diǎn) 盡管現(xiàn)在的 EDA 工具很強(qiáng)大，但隨著 PCB 尺寸要求越來越小，器件密度越來越高， PCB 設(shè)計(jì)的難度并不小。電源總線上如此大的浪涌電流勢(shì)必產(chǎn)生非常大的電壓瞬變(V=Ldi/dt)。這種技術(shù)通過減少 “Ldi/dt”中的 “di”項(xiàng)來達(dá)到降低 EMI 的目的。對(duì)于 IC 廠商來說，這不僅昂貴而且很難實(shí)現(xiàn)。低壓差分信號(hào)器件 (LVDS)的信號(hào)電壓擺幅僅有幾百毫伏，可以想象這樣的器件技術(shù)對(duì) EMI 的改善將非常明顯。更理想的情況是四層的 PCB 板，中間的兩層分別是電源和地平面層，外面的兩層作為信號(hào)的布線層。而對(duì)于四方扁平封裝 (QFP)或者其它鷗翼 (gull wing)型封裝形式的 IC 來說，在信號(hào)組的中心放置一個(gè)信號(hào)的返回路徑是不現(xiàn)實(shí)的，即便這樣也必須保證每隔 4 到 6 個(gè)管腳就放置一個(gè)信號(hào)返回管腳。 引線結(jié)構(gòu)設(shè)計(jì)的一 個(gè)重要特征是管腳的分配。 采用綁定線的問題在于，每一個(gè)信號(hào)或者電源線的電流環(huán)路面積的增加將導(dǎo)致電感值升高。對(duì)電容 和電感 (對(duì)應(yīng)于電場(chǎng)和磁場(chǎng) )控制的好壞在很大程度上取決于整個(gè)傳輸路徑設(shè)計(jì)的好壞。如果輸出級(jí)的信號(hào)上升時(shí)間為，那么 IC 要在 這么短的時(shí)間內(nèi)從電 源上吸納足夠的電流來驅(qū)動(dòng) PCB 上的傳輸線。為了有效地控制 EMI，不僅需要關(guān)注 IC 芯片自身的電容和電感，同樣需要重視 PCB 上存在的電容和電感。該方波中包含頻率范圍寬廣的正弦諧波分量，這些正弦諧波分量構(gòu)成工程師所關(guān)心的 EMI 頻率成分。一般來說，越接近 EMI 源，實(shí)現(xiàn) EMI 控制 所需的成本就越小。 PCB 上的集成電路芯片是 EMI 最主要的能量來源，因此如果能夠深入了解集成電路芯片的內(nèi)部特征，可以簡(jiǎn)化 PCB 和系統(tǒng)級(jí)設(shè)計(jì)中的 EMI 控制。最高 EMI 頻率也稱為 EMI 發(fā)射帶寬，它是信號(hào)上升時(shí)間而不是信號(hào)頻率的函數(shù)。 當(dāng)信號(hào)電壓與信號(hào)回路之間的耦合不緊密時(shí)，電路的電容就會(huì)減小，因而對(duì)電場(chǎng)的抑制作用就會(huì)減弱，從而使 EMI 增大；電路中的電流也存在同樣的情況，如果電流同返回路徑之間耦合不佳，勢(shì)必加大回路上的電感，從而增強(qiáng)了磁場(chǎng)，最終導(dǎo)致 EMI增加。電源總線上電壓的瞬變?nèi)Q于電源總線路徑上的電感、吸納的電流以及電流的傳輸時(shí)間。某些設(shè)計(jì)特征將直接影響 整個(gè) IC 芯片封裝的電容和電感。獲得較低電感值的優(yōu)良設(shè)計(jì)就是實(shí)現(xiàn)硅基芯片與內(nèi)部 PCB 之間的直接連接，也就是說硅基芯片的連接點(diǎn)直接粘接在 PCB 的焊盤上。由于電感和電容值的大小都取決于信號(hào)或者是電源與返回路徑之間的接近程度，因此要考慮足夠多的返回路徑。需要注意的是，不同的 IC 工藝技術(shù)可能采用不同的信號(hào)返回電壓。由于 IC 封裝內(nèi)部的 PCB 通常都非常薄，四層板結(jié)構(gòu)的設(shè)計(jì)將引出兩個(gè)高電容、低電感的布線層，它特別適合于電源分配以及需要嚴(yán)格控制的進(jìn)出該封裝的輸入輸出信號(hào)。 電源系統(tǒng)的去耦也是一個(gè)值得特別關(guān)注的問 題。然而如果將去耦電容直接放在 IC 封裝內(nèi)的 PCB 板上，并且直接連接到硅基芯片的管腳，這樣的設(shè)計(jì)成本增加得最少，對(duì) EMI 控制和提高信號(hào)完整性的貢獻(xiàn)最大。 某些 IC 廠商將終端匹配電阻放在 IC 封裝內(nèi)部，這樣除了能夠降低 EMI 和提高信號(hào)完整性，還減少了 PCB 板上的電阻數(shù)目。而許多 ECL、 MECL 和 PECL 器件通過在輸出晶體管線性區(qū)的高低電平之間的轉(zhuǎn)換來驅(qū)動(dòng)輸出級(jí)，通常稱之為非飽和邏輯，其結(jié)果是輸出波形的波峰和波谷會(huì)被削平，因而減小了高頻諧波分量的幅度。如何實(shí)現(xiàn) PCB高的布通率以及縮短設(shè)計(jì)時(shí)間呢？本文介紹 PCB 規(guī)劃、布局和布線的設(shè)計(jì)技巧和要點(diǎn)。布線層的數(shù)量以及層疊 (stackup)方式會(huì)直接影響到印制線 的布線和阻抗。不同的信號(hào)線有不同的布線要求，要對(duì)所有特殊要求的信號(hào)線進(jìn)行分類，不同的設(shè)計(jì)分類也不一樣。這些路徑和區(qū)域?qū)υO(shè)計(jì)人員而言是顯而易見的，但自動(dòng)布線工具一次只會(huì)考慮一個(gè)信號(hào)，通過設(shè)置布線約束條件以及設(shè)定可布信號(hào)線的層，可以使布線工具能像設(shè)計(jì)師所設(shè)想的那樣完成布線。 手動(dòng)布線以及關(guān)鍵信號(hào)的處理 盡管本文主要論述自動(dòng)布線問題，但手動(dòng)布線在現(xiàn)
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1