【正文】 I 屏蔽； （ 2） 電路板或者系統(tǒng)的 I/O 端口上采取濾波和衰減技術來實現(xiàn) EMI 控制； （ 3） 現(xiàn)電路的電場和磁場的嚴格屏蔽，或者在電路板上采取適當?shù)脑O計技術嚴格控制 PCB走線和電路板層 (自屏蔽 )的電容和電感，從而改善 EMI 性能。當 IC 的輸出在邏輯高到邏輯低或者邏輯低到邏輯高之間變換時，這些信號電壓和信號電流就會產(chǎn)生電場和磁場，而這些電場和磁場的最高頻率就是發(fā)射帶寬。小型PCB 實現(xiàn)硅基芯片上的信號和電源與 IC 封裝上的對應管腳之間的連接，這樣就實現(xiàn)了硅基芯片上信號和電源節(jié)點的對外延伸。 BGA 封裝的 IC 芯片同任何常用的封裝類型相比具有最低的引線電感。 IC 封裝中另一個需要關注的重要問題是芯片內(nèi)部的 PCB 設計，內(nèi)部 PCB 通常也是 IC 封裝中最大的組成部分，在內(nèi)部 PCB設計時如果能夠?qū)崿F(xiàn)電容和電感的嚴格控制，將極大地改善設計系統(tǒng)的整體 EMI 性能。一種最直接的解決方法是將所有的電源去耦都放在 IC 內(nèi)部。 最后，某些 IC 芯片輸出信號的斜率也受到控制。下面是一般 的設計過程和步驟。如果裝配部門允許元件移動，可以對電路適當優(yōu)化，更便于自動布線。布線完成后，再由有關的工程人員來對這些信號布線進行檢查，這個過程相對容易得多。 自動布線的設計要點包括： 略微改變設置， 試用多種路徑布線； 保持基本規(guī)則不變，試用不同的布線層、不同的印制線和間隔寬度以及不同線寬、不同類型的過孔如盲孔、埋孔等，觀察這些因素對設計結果有何影響； 讓布線工具對那些默認的網(wǎng)絡根據(jù)需要進行處理； 信號越不重要，自動布線工具對其布線的自由度就越大。當然，對于某些特別重要的節(jié)點，要求布局布線工具能夠加以區(qū)分，但無需對每 個管腳或節(jié)點都加以限制。對這種高密度器件而言，采用寬度和空間極小的布線方式是唯一可行的，只有這樣，才能保證較高的成品率。如 Zuken 的 Freedom 最新工具采用三維底板模型來進行元件的空間布局，隨后再進行二維布線。還有一些工程師認為當在一個板上放置的元件多達 4,000 個時，會產(chǎn)生很大問題。主板設計在上市時間之后，就可能不再是一件藝術品了。 設計約束條件 由于要考慮電磁兼容 (EMC)及電磁干擾、串擾、信號延遲和差分對布線等高密度設計因素，布局布線的約束條件每年都在增加。每完成一類信號后，其余網(wǎng)絡布線的約束條件就會減少。采用手動布 線有助于自動布線工具完成布線工作。每個信號類都應該有優(yōu)先級，優(yōu)先級越高，規(guī)則也越嚴格。 現(xiàn)在 PCB 設計的時間越來越短，越來越小的電路板空間，越來越高的器件密度，極其苛刻的布局規(guī)則和大尺寸的元件使得設計師的工作更加困難。檢查 IC 芯片是否采用了這 樣的技術可以更加清楚 IC 的輸出阻抗。 IC 輸出級 通過 IC 的電源管腳吸納的電流都是由電路板上的去耦網(wǎng)絡提供的。有的 IC 使用地管腳 (如 TTL 器件 )作為信號的返回路徑，而有的IC 則使用電源管腳 (如絕大多數(shù)的 ECL 器件 )作為信號的返回路徑，也有的 IC 同時使用電源和地管腳 (比如大多數(shù)的 CMOS器件 )作為信號的返回路徑。這就要求選擇使用一種特殊的 PCB 板基材料，這種材料應該具有極低的 CTE。電壓的瞬變由下面的公式所定義： V=Ldi/dt， 其中： L是電流傳輸路徑上電感的值； di 表示信號上升時間間隔內(nèi)電流的變化； dt 表示電流的傳輸時間 (信號的上升時間 )。計算 EMI 發(fā)射帶寬的公式為： F=其中： F 是頻率，單位是 GHz； Tr 是單位為 ns(納秒 )的信號上升時間或者下降時間。 EMI 控制通常需要結合運用上述的各項技術。電場和磁場的強度以及對外輻射的百分比，不僅是信號上升時間的函數(shù)，同時 也取決于對信號源到負載點之間信號通道上電容和電感的控制的好壞，在此，信號源位于 PCB 板的 IC 內(nèi)部，而負載位于其它的 IC 內(nèi)部，這些 IC 可能在 PCB 上，也可能不在該 PCB 上。貫穿該 IC 的電源和信號的傳輸路徑包括：硅基芯片、與小型 PCB之間的連線、 PCB 走線以及 IC 封裝的輸入和輸出管腳。從電容和電感控制的角度來看，小型的封裝和更細的間距通常總是代表性能的提高。如果這是一個兩層的 PCB 板，至少要求PCB 板的一面為連續(xù)的地平面層， PCB 板的另一層是電源和信 號的布線層。最理想的情況是直接放在硅基芯片上，并緊鄰被驅(qū)動的輸出級。對大多數(shù)的 TTL和 CMOS 器件來說，當它們的輸出級信號發(fā)生切換時，輸出晶體管完全導通，這樣就會產(chǎn)生很大的瞬間電流來驅(qū)動傳輸線。 確定 PCB 的層數(shù) 電路板尺寸和布線層數(shù)需要在設計初期確定。所定義的規(guī)則和約束條件會影響布局設計。檢查通過后，將這些線固定，然后開始對其余信號進行自動布線。 布線的整理 如果你所使用的 EDA工具軟件能夠列出信號的布線長度，檢查這些數(shù)據(jù)，你可能會發(fā)現(xiàn)一些約束條件很少的信號布線的長度很長。 自由角度布線 隨著單片器件上集成的功能越來越多，其輸出管腳數(shù)目也大大增加，但其封裝尺寸并沒隨之擴大?，F(xiàn)代的布線技術也要求能自動地應用這些約束條件。此過程也能告知：此板是否具備可制造性？ 將來，諸如在兩個不同層上采用陰影差分對的設計方法將會變得日益重要，布線工具也必須能處理這種設計，而且信號速率也將會繼續(xù)提高。盡管目前的布局工具對依次布局的元件數(shù)沒什么限制，但是某些工程師認為布局工具用于依次布局時實際上是受到限制的，這個限制大約為 500 個元件。 盡管自由角度設計具有可制造性，并且性能良好，但是這種設計會