【正文】 優(yōu)化裝配過程，可制造性設(shè)計 (DFM)規(guī)則會對元件布局產(chǎn)生限制。在開始設(shè)計時最好采用較多的電路層并使敷銅均勻分布，以避免在設(shè)計臨近結(jié)束時才發(fā)現(xiàn)有少量信號不符合已定義的規(guī)則以及空間要求，從而被迫添加新層。 現(xiàn)在市面上流行的 EDA 工具軟件很多，但除了使用的術(shù)語和功能鍵的位置不一樣外都大同小異，如何用這些工具更好地實現(xiàn) PCB 的設(shè)計呢？在開始布線之前對設(shè)計進行認真的分析以及對工具軟件進行認真的設(shè)置將使設(shè)計更加符合要求。一旦設(shè)計工程師做出最終的決定，但是仍然不能確定同一工藝技術(shù)不同廠商生產(chǎn)的器件電磁干擾的情況，可以選擇不同廠商生產(chǎn)的器 件做一些測試。而在實際應(yīng)用中如果沿傳輸線方向分布有多個負載，并且有非常嚴格的時序要求，這時串聯(lián)終端匹配就可能不起作用。通過實現(xiàn)網(wǎng)絡(luò)線的終端匹配可以降低或者消除信號反射。由于 IC 器件的上升時間越來越快，在設(shè)計 PCB 板時唯一可以實施的辦法是盡可能地縮短去耦電容到 IC 輸出級之間的分布路徑。從 IC 電源管腳吸納的電流主要取決于該電壓值以及該 IC芯片輸出級驅(qū)動的傳輸線 (PCB線和 地返回路徑 )阻抗。當驅(qū)動傳輸線的器件試 圖將傳輸線下拉到邏輯低時，地彈反射卻仍然維持該傳輸線在邏輯低閾值電平之上，地彈反射可能導(dǎo)致電路的失效或者故障。 理想情況下，要為每一個信號管腳都分配一個相鄰的信號返回管腳 (如地管腳 )。舉例來說，小間距的表面貼裝與大間距的表面貼裝工藝相比，應(yīng)該優(yōu)先考慮選擇采用小間距的表面貼裝工藝封裝的 IC芯片，而這兩種類型的表面貼裝工藝封裝的 IC 芯片都優(yōu)于過孔引線類型的封裝。芯片本身是一種硅基器件，其熱脹系數(shù)與典型的 PCB材料 (如環(huán)氧樹脂 )的熱脹系數(shù)有很大的差別。硅基芯片安裝在小型的 PCB 上，通過綁定線實現(xiàn)硅基芯片與焊盤之間的連接，在某些封裝中也可以實現(xiàn)直接連接。 電路中相當一部分電磁輻射是由電源總線中的電壓瞬變造成的。眾所周知，電路中的每一個電壓值都對應(yīng)一定的電流，同樣每一個電流都存在對應(yīng)的電壓。集成電路的某些特征如封裝類型、偏置電壓和芯片的工藝技術(shù) (例如 CMOS、 ECL、 TTL)等都對電磁干擾有很大的影響。： ； :； 群： 高速 PCB 設(shè)計指南之八 第一篇 掌握 IC 封裝的特性以達到最佳 EMI抑制性能 將去耦電容直接放在 IC封裝內(nèi)可以有效控制 EMI并提高信號的完整性，本文從 IC 內(nèi)部封裝入手，分析 EMI 的來源、 IC 封裝在 EMI 控制中的作用，進而提出 11 個有效控制 EMI 的設(shè)計規(guī)則，包括封裝選擇、引腳結(jié)構(gòu)考慮、輸出驅(qū)動器以及去耦 電容的設(shè)計方法等，有助于設(shè)計工程師在新的設(shè)計中選擇最合適的集成電路芯片，以達到最佳 EMI 抑制的性能。然而在考慮 EMI 控制時，設(shè)計工程師首先應(yīng)該考慮 IC 芯片的選擇。而如果 IC 的上升時間為 500ps，那么該電路的最高 EMI 發(fā)射頻率將高達700MHz。正如同 PCB 設(shè)計的情況， IC 封裝設(shè)計將極大地影響 EMI。 IC 封裝在電磁干擾控制中 的作用 IC 封裝通常包括：硅基芯片、一個小型的內(nèi)部 PCB 以及焊盤。這種技術(shù)之所以應(yīng)用廣泛是因為硅基芯片和內(nèi)部小電路板的熱脹系數(shù)(CTE)相近。 一般來說，在 IC 封裝設(shè)計中，降低電感并且增大信號與對應(yīng)回路之間或者電源與地之間電容是選擇集成電路芯片過程的首選考慮。由于習慣上的原因，現(xiàn)在市場上的許多 IC 芯片并沒有完全遵循上述設(shè)計規(guī)則，然而 IC 設(shè)計和生產(chǎn)廠商都深刻理解這種設(shè)計方法的優(yōu)點，因而在新的 IC 芯片設(shè)計和發(fā)布時 IC 廠商更 關(guān)注電源的連接。 IC 芯片中電源和地管腳的合理分布不僅能夠降低 EMI，而且可以極大地改善地彈反射 (ground bounce)效果。 其它相關(guān)的 IC 工藝技術(shù)問題 集成電路芯片偏置和驅(qū)動的電源電壓 Vcc 是選擇 IC 時要注意的重要問題。這樣將降低 “Ldi/dt”表達式中的 “L”項。 傳輸線 終端匹配也是影響 EMI 的重要問題。值得注意的是串聯(lián)終端匹配的IC 采用了信號轉(zhuǎn)換的反射模型。 總之，選擇 IC 器件的一個最基本的規(guī)則是只要能夠滿足設(shè)計系統(tǒng)的時序要求就應(yīng)該選擇具有最長上升時間的元器件。但專用的 EDA 工具并不能產(chǎn)生理想的結(jié)果，也不能達到 100%的布通率，而且很亂 ，通常還需花很多時間完成余下的工作。近幾年來，多層板之間的成本差別已經(jīng)大大減小。認真考慮設(shè)計要求是成功布線的重要一步。要采用使布線路徑數(shù)最大的過孔類型。 無論關(guān)鍵信號的數(shù)量有多少，首先對這些信號進行布線，手動布線或結(jié)合自動布線工具均可。通過設(shè)置限制條件和禁止布線區(qū)來限定給定信號所使用的層以及所用到的過孔數(shù)量，布線工具就能按照工程師的設(shè)計思想來自動布線?，F(xiàn)在的自動布線工具功能非常強大，通常可完成 100%的布線。自動設(shè)計的電路板不比手動設(shè)計的美觀，但在電子特性上能滿足規(guī)定的要求，而且設(shè)計的完整性能得到保證 第三篇 布局布線技術(shù)的發(fā)展 摘要 ：隨著微孔和單片高密度集成系統(tǒng)等新硬件技術(shù)的應(yīng)用，自由角度布線、自動布局和 3D 布局布線等新型軟件將會成為電路板設(shè)計人員必備的設(shè)計工具之一。在一定時間內(nèi)僅依賴手動布線來實現(xiàn)這 600對布線是不可能的，因此自動布線工具必不可少。布線功能的工具也無法進行自動布線。球間距已低至 1mm，并且還會繼續(xù)降低，導(dǎo)致封裝件信號線不可能采用傳統(tǒng) 布線工具來引出。這就要求布線工具具有更大的靈活性，它必須能夠應(yīng)用不同的約束條件，能適應(yīng)不同的微孔和構(gòu)建技術(shù)的要求。因此，當 Zuken收購 Incases 公司后， Incases 的并行布局技術(shù)使 Zuken