高速pcb設(shè)計指南之八(存儲版)
【正文】 在和將來都是印刷電路板設(shè)計的一個重要過程。所有的 EDA廠商都會提供一種方法來控制這些參數(shù)。布線次數(shù)取決于電路的復(fù)雜性和你所定義的通用規(guī)則的多少。在整理過程中，你需要判斷出哪些布線合理，哪些布線不合理。因此，現(xiàn)在要求布局布線工具具有自動布線功能，以快速響應(yīng)市場對產(chǎn)品設(shè)計提出的要求 。同時產(chǎn)品尺寸的總體減小也意味著用于布局布線的空間也大大減小了。 盡管自由角度設(shè)計具有可制造性，并且性能良好，但是這種設(shè)計會導(dǎo)致主板看起來不如以前的設(shè)計美觀。同時也意味著在成本不變的情況下，可以增加一些接地層和電源層來提高信號完整性和 EMC 性能。盡管目前的布局工具對依次布局的元件數(shù)沒什么限制，但是某些工程師認(rèn)為布局工具用于依次布局時實際上是受到限制的，這個限制大約為 500 個元件。 現(xiàn)在，自動布線技術(shù)已極為普及。此過程也能告知：此板是否具備可制造性？ 將來，諸如在兩個不同層上采用陰影差分對的設(shè)計方法將會變得日益重要，布線工具也必須能處理這種設(shè)計，而且信號速率也將會繼續(xù)提高。但是元件順序放置會產(chǎn)生這樣一個問題，即 每當(dāng)放置一個新元件后，板上每個元件的最佳位置都會發(fā)生改變?，F(xiàn)代的布線技術(shù)也要求能自動地應(yīng)用這些約束條件。的線段進(jìn)行完美的處理，但自由角度布線 工具具有更大的靈活性，并能最大程度提高布線密度。 自由角度布線 隨著單片器件上集成的功能越來越多，其輸出管腳數(shù)目也大大增加，但其封裝尺寸并沒隨之?dāng)U大。 自動布局和自由角度布線等軟件技術(shù)已漸漸成為解決這類高度一體化問題的重要方法，利用此類軟件能在規(guī)定時間范圍內(nèi)設(shè)計出可制造的電路板。 布線的整理 如果你所使用的 EDA工具軟件能夠列出信號的布線長度，檢查這些數(shù)據(jù)，你可能會發(fā)現(xiàn)一些約束條件很少的信號布線的長度很長。在一部分設(shè)計完成以后，將其固定下來，以防止受到后邊布線過程的影響。檢查通過后，將這些線固定，然后開始對其余信號進(jìn)行自動布線。 經(jīng)過慎重考慮和預(yù)測，電路在線測試的設(shè)計可在設(shè)計初期進(jìn)行，在 生產(chǎn)過程后期實現(xiàn)，根據(jù)布線路徑和電路在線測試來確定過孔扇出類型，電源和接地也會影響到布線和扇出設(shè)計。所定義的規(guī)則和約束條件會影響布局設(shè)計。 設(shè)計規(guī)則和限制 自動布線工具本身并不知道應(yīng)該做些什么。 確定 PCB 的層數(shù) 電路板尺寸和布線層數(shù)需要在設(shè)計初期確定。通過連接到頻譜分析儀或?qū)拵静ㄆ魃系慕鼒龃怒h(huán)路探針可以容易地測試電路板的電磁發(fā)射。對大多數(shù)的 TTL和 CMOS 器件來說，當(dāng)它們的輸出級信號發(fā)生切換時，輸出晶體管完全導(dǎo)通，這樣就會產(chǎn)生很大的瞬間電流來驅(qū)動傳輸線。從減小 EMI 的角度來看，串行終端匹配效果最明顯，因為這種方式的終端匹配將入射波 (在傳輸線 上傳播的原始波形 )降低到了 Vcc 的一半，因而減小了驅(qū)動傳輸線所需的瞬時吸納電流。最理想的情況是直接放在硅基芯片上，并緊鄰被驅(qū)動的輸出級。由此可見，在公式 V=Ldi/dt中，驅(qū)動電流從 100mA 減少到 36mA 可以有效地降低電壓的瞬變 V，因而也就降低了 EMI。如果這是一個兩層的 PCB 板，至少要求PCB 板的一面為連續(xù)的地平面層， PCB 板的另一層是電源和信 號的布線層。 在 BGA 封裝中，一種行之有效的設(shè)計方法是在每組八個信號管腳的中心設(shè)置一個信號的返回管腳，在這種管腳排列方式下，每一個信號與信號返回路徑之間僅相差一個管腳的距離。從電容和電感控制的角度來看，小型的封裝和更細(xì)的間距通?？偸谴硇阅艿奶岣?。綁定線是一種適應(yīng)這種特殊環(huán)境的引線方式，它可以承受大量的彎曲變形而不容易斷裂。貫穿該 IC 的電源和信號的傳輸路徑包括：硅基芯片、與小型 PCB之間的連線、 PCB 走線以及 IC 封裝的輸入和輸出管腳。對 于 IC 不斷轉(zhuǎn)換所產(chǎn)生的超高頻電流而言，電源總線始于 PCB 上的去耦網(wǎng)絡(luò)，止于 IC 的輸出級。電場和磁場的強(qiáng)度以及對外輻射的百分比，不僅是信號上升時間的函數(shù)，同時 也取決于對信號源到負(fù)載點之間信號通道上電容和電感的控制的好壞，在此，信號源位于 PCB 板的 IC 內(nèi)部，而負(fù)載位于其它的 IC 內(nèi)部，這些 IC 可能在 PCB 上，也可能不在該 PCB 上。 EMI的來源 數(shù)字集成電路從邏輯高到邏輯低之間轉(zhuǎn)換或者從邏輯低到邏輯高之間轉(zhuǎn)換過程中，輸出端產(chǎn)生的方波信號頻率并不是導(dǎo)致EMI 的唯一頻率成分。 EMI 控制通常需要結(jié)合運(yùn)用上述的各項技術(shù)。 PCB 板級和系統(tǒng)級的設(shè)計工程師通常認(rèn)為，它們能夠接觸到的 EMI 來源就是 PCB。計算 EMI 發(fā)射帶寬的公式為： F=其中： F 是頻率，單位是 GHz； Tr 是單位為 ns(納秒 )的信號上升時間或者下降時間。換句話 說，對電場控制不佳通常也會導(dǎo)致磁場抑制不佳。電壓的瞬變由下面的公式所定義： V=Ldi/dt， 其中： L是電流傳輸路徑上電感的值； di 表示信號上升時間間隔內(nèi)電流的變化； dt 表示電流的傳輸時間 (信號的上升時間 )。 首先看硅基芯片與內(nèi)部小電路板之間的連接方式。這就要求選擇使用一種特殊的 PCB 板基材料，這種材料應(yīng)該具有極低的 CTE。 電源和地管腳應(yīng)該成對分配，每一個電源管腳都應(yīng)該有對應(yīng)的地管腳相鄰分布，而且在這種引線結(jié)構(gòu)中應(yīng)該分配多個電源和地管腳對。有的 IC 使用地管腳 (如 TTL 器件 )作為信號的返回路徑，而有的IC 則使用電源管腳 (如絕大多數(shù)的 ECL 器件 )作為信號的返回路徑，也有的 IC 同時使用電源和地管腳 (比如大多數(shù)的 CMOS器件 )作為信號的返回路徑。低阻抗的平面層可以極大地降低電源總線上的電壓瞬變，從而極大地改善 EMI 性能。
公司管理相關(guān)推薦
鄂ICP備17016276號-1