【正文】 頂面圖EP F 1 0 K10 L C 8 4FL EX8 4 P I N PLC C 封裝74737271706968676665646362616059585756555453525150494847464544434241403938373635343332313029282726252423222112131415161718192011 109 8 7 6 5 4 3 2 184 83 82 81 80 79 78 77 76 75 圖 FLEX系列芯片引腳圖 MAX+plusⅡ概述 本設(shè)計(jì)用的是 MAX+plusⅡ軟件。如圖 是 FLEX 系列芯片引腳圖。 Altera 是著名的 PLD 生產(chǎn)廠商，多年來(lái)一直占據(jù)著行業(yè)領(lǐng)先的地位。 （ 4） CPLD 產(chǎn)品概述與舉例 Lattice 是最早推出 PLD 的公司。 CPLD 的特點(diǎn) （ 1）規(guī)模大 CPLD已進(jìn)入大規(guī)?；虺笠?guī)模集成電路時(shí)代 ,一片 CPLD規(guī)模可達(dá)幾十萬(wàn)或上百萬(wàn)門以上 ,用一片 CPLD 芯片就能實(shí)現(xiàn)一個(gè)數(shù)字系統(tǒng)。 VHDL 的英文全名是 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language ,于 1983 年由美國(guó)國(guó)防部發(fā)起創(chuàng)建，由 IEEE 進(jìn)一步民展并在 1987 年作為“ IEEE 標(biāo)準(zhǔn) 1076”民布。在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì)、計(jì)算機(jī)輔助制造、計(jì)算機(jī)輔助測(cè)試、計(jì)算機(jī)輔助工程技術(shù)以及多種計(jì)算機(jī)語(yǔ)言的 設(shè)計(jì)概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長(zhǎng)線技術(shù)理論等。 4 2 相關(guān)技術(shù)與芯片介紹 EDA 介紹 EDA(Electronic Design Automation)技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī) ,在 EDA工具軟件平臺(tái)上 ,對(duì)以硬件描述語(yǔ)言 HDL 為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件 ,自動(dòng)地完成 邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。但是其基本上是用分離元件實(shí)現(xiàn)的，其成本較高，而且可靠性能差。 （ 3）七段數(shù)碼管顯示電路主要將待顯示數(shù)據(jù)的 BCD 碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動(dòng)編碼。液晶顯示具有高速顯示、高可靠性、易于擴(kuò)展和升級(jí)等優(yōu)點(diǎn)，但是普通液晶顯示屏存在亮度低、對(duì)復(fù)雜環(huán)境的適應(yīng)能力差等缺點(diǎn)，在低亮度的環(huán)境下還需要加入其它輔助的照明設(shè)備，驅(qū)動(dòng)電路設(shè)計(jì)相對(duì)復(fù)雜，因此本設(shè)計(jì)的顯示電路仍使用通用的 LED 數(shù)碼管。 電子密碼鎖的輸入電路有數(shù)字機(jī)械式鍵盤和觸摸式數(shù)字鍵盤等多種。 （ 3） 刪除鍵（ back）：此鍵有效時(shí)，數(shù)字右移，并且每按一次，右移一位。用一位輸出電平的狀態(tài)代表鎖的開閉狀態(tài)。 password check, the lifting of electric locking circuit. And the simulation results show that the whole design is scheduled to meet the targets, it also can be directly converted to integrated circuit chip. Keywords: Code lock。 關(guān)鍵詞 ：密碼鎖； VHDL 語(yǔ)言； MAX+PLUS II Abstract Because of its safety, low cause, low power consumption, easytouse of their advantage, the electronic code lock is more and more popular among people’ s lives. Using the EDA techniques and MAX+PLUS II software platform, largescale FPGA programmable logic devices can plete the function of the digital code lock design and simulation, the structure is greatly simplified, the costs reduce, by this way can improve the figures of the confidentiality of the password lock and reliability. Electronic code lock is lock by password, as well as additional external main circuit posed of the instructions. Electronic code lock design includes the input of the digital number, storage and removal。采用 EDA 技術(shù)，利用 MAX+PLUS II 軟件平臺(tái)，大規(guī)?？删幊踢壿嬈骷?FPGA 完成數(shù)字密碼鎖的功能設(shè)計(jì)與仿真，大大簡(jiǎn)化其結(jié)構(gòu)，降低成本，提高了數(shù)字密碼鎖的保密性和可靠性。 電子密碼鎖是由密碼鎖主體以及附體的外圍指示電路組成的。 function design of function keys。 VHDL language。為保證密碼鎖主人能打開密碼 鎖，設(shè)置一個(gè)萬(wàn)能密碼，在主人忘記密碼時(shí)使用。 （ 4） 激 活電鎖鍵（ set） ：此鍵有效時(shí)，將密碼鎖的門上鎖。機(jī)械式鍵盤存在一些諸如機(jī)械產(chǎn)生的彈跳問題和機(jī)械部分的接觸等問題，但和觸摸式的4*4 鍵盤相比，機(jī)械式鍵盤具低成本、可靠性高、構(gòu)成電路簡(jiǎn)單、技術(shù)成熟和應(yīng)用廣泛等特點(diǎn)，因此將其應(yīng)用到通用數(shù)字電子密碼鎖中還是比較適宜 的。 根據(jù)以上選定的輸入設(shè)備和顯示器件，并考慮到實(shí)現(xiàn)各項(xiàng)數(shù)字密碼鎖功能的具體要求，整個(gè)電子密碼鎖系統(tǒng)的總體組成如圖 所示。 鍵 盤 掃 描 電 路鍵 盤 彈 跳 消 除 電 路時(shí) 序 產(chǎn) 生 電 路譯 碼 電 路掃 描 電 路按 鍵 輸 入密 碼 鎖 輸 入 電 路數(shù) 值 比 較 電 路 按 鍵 數(shù) 據(jù) 緩 存 器寄 存 器 清 除 信 號(hào) 發(fā) 生 器開 / 關(guān) 門 鎖 電 路密 碼 鎖 控 制 電 路B C D 至 七 段 譯 碼 電 路顯 示 電 路七 段 數(shù) 碼 管 圖 電子密碼鎖的總體框圖 總體方案比較 方案一 普通機(jī)械鎖 普通的機(jī)械鎖在日 常的生活中是最常見的一中鎖，其價(jià)格便宜，使用方便，使用范圍最廣。 方案三 用 EDA 實(shí)現(xiàn)的電子密碼鎖 這種電子密碼鎖只用一片芯片實(shí)現(xiàn)了幾十片中規(guī)模集成電路才能完成的功能從而大大簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)，降低了成本，提高了系統(tǒng)的保 密性和可靠性。 EDA 技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心。 硬件描述語(yǔ)言 VHDL 硬件描述語(yǔ)言 HDL 是 EDA 技術(shù)重要組成部分 ,常見的 HDL 有下列幾種 : （ 1） VHDL （ 2） Verilog HDL （ 3） System Verilog （ 4） System C 其中 VHDL、 Verilog HDL 在現(xiàn)在 EDA 設(shè)計(jì)中使用最多，也擁有幾乎所有的主流EDA 工具的支持。從此， VHDL 成為硬件描述語(yǔ)言的業(yè)界標(biāo)準(zhǔn)之一。如 Altera 公司的 FLEX 10K 和 FLEX8000 器件有 10 萬(wàn)典型門 ,5392 個(gè)寄存器。 Lattice 公司的 CPLD 產(chǎn) 品 主 要 有isplsi、 ispmach 等系列。 Alteta 的 PLD 具有高性能、高集成度和高性價(jià)比的優(yōu)點(diǎn)，此外它還提供了功能全面的開發(fā)工具和豐富的 IP核、宏功能庫(kù)等。該系列器件采用連續(xù)式互連和 SPAM 工藝。 MAX+plusⅡ是 Altera 提供的 FPGA/CPLD開發(fā)集成環(huán)境， Altera 公司是世界最大的可編程邏輯器件供應(yīng)商之一。如圖 所示 : 圖 密碼鎖的輸入電路框圖 行列式鍵盤的工作原理 行列式鍵盤又叫矩陣式鍵盤，是一種常見的輸入裝置，在計(jì)算機(jī)、電話、手機(jī)、微波爐等各式電子產(chǎn)品上已經(jīng)被廣泛應(yīng)用。列線通過(guò)上拉 電阻接 +5V 的電壓，即列線的輸出被鉗位到高電平狀態(tài)。 設(shè)行掃描信號(hào)為 ky3ky0,列線按鍵輸入信號(hào) kx3kx0 與按鍵位置的關(guān)系如表 1 所示： 表 1 行掃描信號(hào)、列線按鍵輸入信號(hào)與按鍵位置的關(guān)系 Ky[3..0] Kx[3..0] 對(duì)應(yīng)的按鍵 1110 1110 1 1101 2 1011 3 0111 4 1101 1110 5 1101 6 1011 7 0111 8 1011 1110 9 1101 0 1011 A 0111 B 0111 1110 C 1101 D 1011 E 0111 F 時(shí)序產(chǎn)生電路 時(shí)序產(chǎn)生電路用于產(chǎn)生電路中三種不同頻率的工作脈沖波形，包括系統(tǒng)時(shí)鐘信號(hào)、彈跳消除取樣信號(hào)和鍵盤掃描信號(hào)。其程序見附錄。而太長(zhǎng)的停留時(shí)間則容易丟失某些較快的按鍵動(dòng)作。 從圖 中可以觀察出彈跳現(xiàn)象產(chǎn)生的原因，雖然 只是按下按鍵一次然后放掉，然而實(shí)際產(chǎn)生的按鍵信 號(hào)卻不止跳動(dòng)一次，經(jīng)過(guò)取樣信號(hào)的檢查后，將會(huì)造 成誤判斷，以為鍵盤按了兩次。 彈跳消除電路的實(shí)現(xiàn)原理如圖 所示，先將鍵盤 的輸入信號(hào) D_IN 做為電路的輸入信號(hào)， CLK 是電路的時(shí)鐘脈沖信號(hào)，也就是取樣信號(hào)， D_IN 經(jīng)過(guò)兩級(jí) D觸發(fā)器延時(shí)后再使用 RS 觸發(fā)器處理。 (3) 在觸發(fā)器之前，接上 ANDNOT 之后， SR的組態(tài) 如表 2所示。其外部接口如圖 所示。 fn 表示有一個(gè)數(shù)字按鍵被按下，每發(fā)生一次按鍵動(dòng)作， fn 就輸出一個(gè)寬度為全局時(shí)鐘的正脈沖。當(dāng)按鍵是功能鍵時(shí)， ff為高電平，否則為低電平。當(dāng)需要更改輸入的數(shù)字時(shí)，可以按倒退鍵（ back）來(lái)清除前一個(gè)輸入的數(shù)字，或者按 清除鍵清除所有的輸入數(shù)字。 （ 3） 激活電鎖鍵（ set） ：此鍵有效時(shí)，將密碼鎖的門上鎖。此外，顯示器中還有一個(gè)圓點(diǎn)發(fā)光二極管（ dp），用于顯示小數(shù)點(diǎn)。 14 agdfe cb1 0 9 8 7 6gfG N Da bedG N Dcd p1 2 3 4 5VDVD+ 5 V( a )( b )( c )d pbacdefgd pabcdefgd pG N D 圖 LED數(shù)碼管示意圖 LED 顯示方式有靜態(tài)顯示和動(dòng)態(tài)顯示兩種方式，使用靜態(tài)顯示方式時(shí)， LED顯示器各位數(shù)碼管的位控線（公共端）連接在一起并接地（共陰極 ）或 +5V（共陽(yáng)極）；各位數(shù)碼管的段選線（ a～ dp）分別與一８位的鎖存器輸出相連， LED靜態(tài)顯示方式中，顯示器的各位相互獨(dú)立，故其占用 I/O 口線較多（如圖 ）；使用動(dòng)態(tài)顯示方式時(shí)，將 LED 顯示器各位數(shù)碼管的所有段控端（ a～ dp）相應(yīng)地并聯(lián)在一起，由一個(gè)８位 I/O 口控制，形成段選線多路復(fù)用，而各位數(shù)碼管的共陽(yáng)極或共陰極要分別由相應(yīng)的 I/O 口線控制（如圖 ），實(shí)現(xiàn)各位的分時(shí)選通。這樣，在同一時(shí)刻， 4 位 LED 中只有選通的那一位數(shù)碼管顯示出字符，而其它各位數(shù)碼管則是熄滅的，如此循環(huán)下去，就可以使各位數(shù)碼管顯示出將要顯示的字符，其優(yōu)點(diǎn)是占用的 I/O 口線較少。 譯碼模塊實(shí)體描述如下 Entity 系統(tǒng)輸入信號(hào)： A[3..0]：輸入數(shù)碼管要顯示的數(shù)； LEDS[6..0]:輸出數(shù)碼管的 7段編碼； 16 密碼鎖外圍電路 密碼鎖的系統(tǒng)時(shí)鐘產(chǎn)生電路 系統(tǒng)時(shí)鐘產(chǎn)生電路可由石英振蕩器組成的并聯(lián)多諧振蕩電路組成，也可由555 振蕩器組成的多諧振蕩電路組成。 石英振蕩器可輸出振蕩頻率很穩(wěn)定的信號(hào)，但輸出波形不太好，因此 U1A輸出需加反相器 U1B，用以改善輸出小型的前沿和后沿。 圖 555 定時(shí)器的電路原理圖 圖 555 定時(shí)器的管腳排列圖 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i o nS i z eBD a t e : 2 2 M a y 2 00 7 S he e t o f F i l e : F : \ m y d e s i gn \ P C B 圖 \ M yD e s i gn .d db D r a w n B y :1 2U 1A3 4U 1BR1C1 C21