【正文】 描述： Entity： 系統(tǒng)輸入信號 Clk_1k: 提供系統(tǒng)的總輸入時鐘信號，為 1KHZ； 系統(tǒng)輸出信號： C_debounce ：去抖時鐘信號； Clk_ctr ：提供控制電路模塊的工作時鐘； Clk_scan ：為鍵盤掃描時序； C_diskey： 輸出到鍵盤的掃描信號 ； 彈跳消除電路 由于本 設(shè)計(jì)中采用的矩陣式鍵盤是 機(jī)械開關(guān)結(jié)構(gòu) ,因此在開關(guān)切換的瞬間會在接觸點(diǎn)出現(xiàn)信號來回的現(xiàn)象 ,對于電子密碼鎖這種靈敏度較高的電路這種彈跳將很可能會造成誤動作輸入 ,從而影響到密碼鎖操作的正確性。這樣就可以獲得更大的頻率變化，以便提供多種不同頻率的時鐘信號。行列式鍵盤的電路原 理如圖 所示 1 32 45 6 7 89 A0 BC D E F+ 5 V5 . 1 KF P G AK x 3K x 2K x 1K x 0K y 0K y 1K y 2K y 3 圖 行列式鍵盤的電路原理圖 1 32 45 6 7 89 A0 BC D E F鍵盤譯碼電路按鍵標(biāo)志產(chǎn)生電路掃描電路 時鐘產(chǎn)生電路Kx [ 3 ... 0 ]Ky [ 3 ... 0 ]k ey v alu efun ctio n k eyk ey p ressed 8 按鍵設(shè)置在行列線交叉點(diǎn)，行、列線分別連接到按鍵開關(guān)的兩端。 I/O21I/O20I/O22I/O23I/O24I / O 3 8I / O 3 7I / O 3 6I / O 3 5I / O 3 4I / O 3 3n T RSTI / O 3 2I / O 1 9I / O 1 8I / O 1 7I / O 1 6I / O 1 5I / O 1 4I / O 1 3 VCC I NTDEV_OEDEV_CLRnGCLCK1IN1IN4T M ST DOT DII/O6/DATA1I/O5/DATA2I/O4/DATA3I/O3/DATA4I/O2/DATA5I/O1/DATA6I/O0/DATA7I / O 4 5 / CL KUSRTCKI/O47/CSI/O46/nCSI/O49/nRSI/O48/nWSnCEOCONF_DONEn ST AT U SM SE L 1M SE L 0DAT A0DC L Kn C EI / O 7I / O 8I / O 9I / O 1 0I / O 1 1I / O 1 2nCONFIGIN2GCLK2IN3GNDINTI/O25I/O26I/O27I/O28I/O29I/O30I/O31I / O 3 9I / O 4 0I / O 4 1G ND I NTI N I T _ DO NEI / O 4 2 / RD Y n BS YI / O 4 3I / O 4 4GNDINTVCCINTVCCINTGNDINTVCCINTVCCINTG ND I NTVCC I NTAL T ER A頂面圖EP F 1 0 K10 L C 8 4FL EX8 4 P I N PLC C 封裝74737271706968676665646362616059585756555453525150494847464544434241403938373635343332313029282726252423222112131415161718192011 109 8 7 6 5 4 3 2 184 83 82 81 80 79 78 77 76 75 圖 FLEX系列芯片引腳圖 MAX+plusⅡ概述 本設(shè)計(jì)用的是 MAX+plusⅡ軟件。 Altera 是著名的 PLD 生產(chǎn)廠商，多年來一直占據(jù)著行業(yè)領(lǐng)先的地位。 CPLD 的特點(diǎn) （ 1）規(guī)模大 CPLD已進(jìn)入大規(guī)模或超大規(guī)模集成電路時代 ,一片 CPLD規(guī)?？蛇_(dá)幾十萬或上百萬門以上 ,用一片 CPLD 芯片就能實(shí)現(xiàn)一個數(shù)字系統(tǒng)。在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì)、計(jì)算機(jī)輔助制造、計(jì)算機(jī)輔助測試、計(jì)算機(jī)輔助工程技術(shù)以及多種計(jì)算機(jī)語言的 設(shè)計(jì)概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等。但是其基本上是用分離元件實(shí)現(xiàn)的，其成本較高，而且可靠性能差。液晶顯示具有高速顯示、高可靠性、易于擴(kuò)展和升級等優(yōu)點(diǎn)，但是普通液晶顯示屏存在亮度低、對復(fù)雜環(huán)境的適應(yīng)能力差等缺點(diǎn)，在低亮度的環(huán)境下還需要加入其它輔助的照明設(shè)備，驅(qū)動電路設(shè)計(jì)相對復(fù)雜，因此本設(shè)計(jì)的顯示電路仍使用通用的 LED 數(shù)碼管。 （ 3） 刪除鍵（ back）：此鍵有效時，數(shù)字右移，并且每按一次，右移一位。 password check, the lifting of electric locking circuit. And the simulation results show that the whole design is scheduled to meet the targets, it also can be directly converted to integrated circuit chip. Keywords: Code lock。采用 EDA 技術(shù)，利用 MAX+PLUS II 軟件平臺，大規(guī)?？删幊踢壿嬈骷?FPGA 完成數(shù)字密碼鎖的功能設(shè)計(jì)與仿真，大大簡化其結(jié)構(gòu)，降低成本，提高了數(shù)字密碼鎖的保密性和可靠性。 function design of function keys。為保證密碼鎖主人能打開密碼 鎖，設(shè)置一個萬能密碼，在主人忘記密碼時使用。機(jī)械式鍵盤存在一些諸如機(jī)械產(chǎn)生的彈跳問題和機(jī)械部分的接觸等問題，但和觸摸式的4*4 鍵盤相比，機(jī)械式鍵盤具低成本、可靠性高、構(gòu)成電路簡單、技術(shù)成熟和應(yīng)用廣泛等特點(diǎn)，因此將其應(yīng)用到通用數(shù)字電子密碼鎖中還是比較適宜 的。 鍵 盤 掃 描 電 路鍵 盤 彈 跳 消 除 電 路時 序 產(chǎn) 生 電 路譯 碼 電 路掃 描 電 路按 鍵 輸 入密 碼 鎖 輸 入 電 路數(shù) 值 比 較 電 路 按 鍵 數(shù) 據(jù) 緩 存 器寄 存 器 清 除 信 號 發(fā) 生 器開 / 關(guān) 門 鎖 電 路密 碼 鎖 控 制 電 路B C D 至 七 段 譯 碼 電 路顯 示 電 路七 段 數(shù) 碼 管 圖 電子密碼鎖的總體框圖 總體方案比較 方案一 普通機(jī)械鎖 普通的機(jī)械鎖在日 常的生活中是最常見的一中鎖，其價格便宜，使用方便，使用范圍最廣。 EDA 技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心。從此， VHDL 成為硬件描述語言的業(yè)界標(biāo)準(zhǔn)之一。 Lattice 公司的 CPLD 產(chǎn) 品 主 要 有isplsi、 ispmach 等系列。該系列器件采用連續(xù)式互連和 SPAM 工藝。如圖 所示 : 圖 密碼鎖的輸入電路框圖 行列式鍵盤的工作原理 行列式鍵盤又叫矩陣式鍵盤，是一種常見的輸入裝置，在計(jì)算機(jī)、電話、手機(jī)、微波爐等各式電子產(chǎn)品上已經(jīng)被廣泛應(yīng)用。 設(shè)行掃描信號為 ky3ky0,列線按鍵輸入信號 kx3kx0 與按鍵位置的關(guān)系如表 1 所示： 表 1 行掃描信號、列線按鍵輸入信號與按鍵位置的關(guān)系 Ky[3..0] Kx[3..0] 對應(yīng)的按鍵 1110 1110 1 1101 2 1011 3 0111 4 1101 1110 5 1101 6 1011 7 0111 8 1011 1110 9 1101 0 1011 A 0111 B 0111 1110 C 1101 D 1011 E 0111 F 時序產(chǎn)生電路 時序產(chǎn)生電路用于產(chǎn)生電路中三種不同頻率的工作脈沖波形，包括系統(tǒng)時鐘信號、彈跳消除取樣信號和鍵盤掃描信號。而太長的停留時間則容易丟失某些較快的按鍵動作。 彈跳消除電路的實(shí)現(xiàn)原理如圖 所示，先將鍵盤 的輸入信號 D_IN 做為電路的輸入信號， CLK 是電路的時鐘脈沖信號，也就是取樣信號， D_IN 經(jīng)過兩級 D觸發(fā)器延時后再使用 RS 觸發(fā)器處理。其外部接口如圖 所示。當(dāng)按鍵是功能鍵時， ff為高電平，否則為低電平。 （ 3） 激活電鎖鍵（ set） ：此鍵有效時，將密碼鎖的門上鎖。 14 agdfe cb1 0 9 8 7 6gfG N Da bedG N Dcd p1 2 3 4 5VDVD+ 5 V( a )( b )( c )d pbacdefgd pabcdefgd pG N D 圖 LED數(shù)碼管示意圖 LED 顯示方式有靜態(tài)顯示和動態(tài)顯示兩種方式，使用靜態(tài)顯示方式時， LED顯示器各位數(shù)碼管的位控線（公共端）連接在一起并接地（共陰極 ）或 +5V（共陽極）；各位數(shù)碼管的段選線（ a～ dp）分別與一８位的鎖存器輸出相連， LED靜態(tài)顯示方式中，顯示器的各位相互獨(dú)立，故其占用 I/O 口線較多（如圖 ）；使用動態(tài)顯示方式時，將 LED 顯示器各位數(shù)碼管的所有段控端（ a～ dp）相應(yīng)地并聯(lián)在一起，由一個８位 I/O 口控制，形成段選線多路復(fù)用，而各位數(shù)碼管的共陽極或共陰極要分別由相應(yīng)的 I/O 口線控制（如圖 ），實(shí)現(xiàn)各位的分時選通。 譯碼模塊實(shí)體描述如下 Entity 系統(tǒng)輸入信號： A[3..0]：輸入數(shù)碼管要顯示的數(shù)； LEDS[6..0]:輸出數(shù)碼管的 7段編碼； 16 密碼鎖外圍電路 密碼鎖的系統(tǒng)時鐘產(chǎn)生電路 系統(tǒng)時鐘產(chǎn)生電路可由石英振蕩器組成的并聯(lián)多諧振蕩電路組成，也可由555 振蕩器組成的多諧振蕩電路組成。 圖 555 定時器的電路原理圖 圖 555 定時器的管腳排列圖 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i o nS i z eBD a t e : 2 2 M a y 2 00 7 S he e t o f F i l e : F : \ m y d e s i gn \ P C B 圖 \ M yD e s i gn .d db D r a w n B y :1 2U 1A3 4U 1BR1C1 C21 17 圖 是由 555組件組成的多諧振蕩器電路， R R2 和 C 系 外接元件。這時 ， Q=0，內(nèi)部放電管截止。 圖 密碼鎖的機(jī)械制動開關(guān)門鎖電路 18 電源電路 本電路由變壓器、整流電路、濾波電路、穩(wěn)壓電路組成，其電路框圖如圖 所示： 圖 電源電路框圖 設(shè)變壓器的原邊電壓為 220V 工頻交流電，經(jīng) 整流橋整流后為直流 8V（為使電路正常工作，要求輸入電壓 U2 比輸出電壓 U0 大 23V）。 時序產(chǎn)生電路和鍵盤掃描電路仿真 圖 Clk_1k: 提供系統(tǒng)的總輸入時鐘信號，為 1KHZ； C_debounce ：去抖時鐘信號，是 Clk_1k 的 8 分頻，即 125Hz；； Clk_ctr ：提供控制電路模塊的工作時鐘，是 clk_1k 信號的 2 分頻，即 500Hz； Clk_disply ：為鍵盤掃描時序 ,是 Clk_1k 的 4 分頻，即 250Hz； C_diskey： 輸出到鍵盤的掃描信號，產(chǎn)生 ky3ky0 信號，其變化的順序依次為 1110→ 1101→ 1011→ 0111→??周而復(fù)始地變化； 從仿真波形圖上可以分析可知： C_debounce， Clk_ctr ， Clk_disply ：C_diskey 均產(chǎn)生了符合功能要