【正文】 ................................................................................................. 26 附錄 2 總體電路組合及實驗連線 ............................................................................. 35 1 1 總體方案 系統(tǒng)設(shè)計要求 設(shè)計一個電子密碼鎖，在鎖開的狀態(tài)下輸入密碼，設(shè)置的密碼共 4位，輸入的密碼用數(shù)碼管顯示，最后輸入的密碼顯示在最 右邊的數(shù)碼管上 ,即每輸入一位數(shù)，密碼在 數(shù)碼管上的顯示左移一位?？蓜h除輸入的數(shù)字， 刪除的是最后輸入的數(shù)字，每刪除一位，密碼在數(shù)碼管的顯示右移一位，并在左邊空出的位上補充一“ 0” 。用一位輸出電平的狀態(tài)代表鎖的開閉狀態(tài)。為保證密碼鎖主人能打開密碼 鎖，設(shè)置一個萬能密碼，在主人忘記密碼時使用。其具體功能要求如下： （ 1） 數(shù)碼輸入：每按下一個數(shù)字鍵，就輸入一個數(shù)值，并在 顯示在最 右邊的數(shù)碼管上。 （ 2） 清除鍵（ clea）：此鍵有效時，清除所有的輸入數(shù)字，即做清零操作。 （ 3） 刪除鍵（ back）：此鍵有效時，數(shù)字右移，并且每按一次，右移一位。 （ 4） 激 活電鎖鍵（ set） ：此鍵有效時，將密碼鎖的門上鎖。 （ 5） 解除電鎖鍵（ lock）：此鍵有效時，檢查輸入的密碼是否正確，若正確則開門。 電子密碼鎖的總體框圖 通用電子密碼鎖主要由數(shù)字密碼輸入電路、密碼鎖控制電路和密碼鎖顯示電路組成。 電子密碼鎖的輸入電路有數(shù)字機械式鍵盤和觸摸式數(shù)字鍵盤等多種。機械式鍵盤存在一些諸如機械產(chǎn)生的彈跳問題和機械部分的接觸等問題，但和觸摸式的4*4 鍵盤相比，機械式鍵盤具低成本、可靠性高、構(gòu)成電路簡單、技術(shù)成熟和應(yīng)用廣泛等特點，因此將其應(yīng)用到通用數(shù)字電子密碼鎖中還是比較適宜 的。本設(shè)計采用一個 4*4 的通用數(shù)字機械鍵盤作為該設(shè)計的輸入設(shè)備。 數(shù)字電子密碼鎖的顯示信息電路可采用 LED 數(shù)碼管顯示和液晶屏幕顯示兩種。液晶顯示具有高速顯示、高可靠性、易于擴展和升級等優(yōu)點，但是普通液晶顯示屏存在亮度低、對復(fù)雜環(huán)境的適應(yīng)能力差等缺點，在低亮度的環(huán)境下還需要加入其它輔助的照明設(shè)備，驅(qū)動電路設(shè)計相對復(fù)雜，因此本設(shè)計的顯示電路仍使用通用的 LED 數(shù)碼管。 根據(jù)以上選定的輸入設(shè)備和顯示器件，并考慮到實現(xiàn)各項數(shù)字密碼鎖功能的具體要求，整個電子密碼鎖系統(tǒng)的總體組成如圖 所示。 2 （ 1）密碼鎖 控制電路包括時序產(chǎn)生電路、鍵盤掃描電路、鍵盤彈跳消除電路、鍵盤譯碼電路等幾個小的功能電路。 （ 2）密碼鎖控制電路包括按鍵數(shù)據(jù)的緩沖存儲電路，密碼的清除、變更、存儲、激活電鎖（寄存器消除信號發(fā)生電路），密碼核對（數(shù)值比較電路），解鎖電路（開 /關(guān)門鎖電路）等幾個小的功能電路。 （ 3）七段數(shù)碼管顯示電路主要將待顯示數(shù)據(jù)的 BCD 碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動編碼。 鍵 盤 掃 描 電 路鍵 盤 彈 跳 消 除 電 路時 序 產(chǎn) 生 電 路譯 碼 電 路掃 描 電 路按 鍵 輸 入密 碼 鎖 輸 入 電 路數(shù) 值 比 較 電 路 按 鍵 數(shù) 據(jù) 緩 存 器寄 存 器 清 除 信 號 發(fā) 生 器開 / 關(guān) 門 鎖 電 路密 碼 鎖 控 制 電 路B C D 至 七 段 譯 碼 電 路顯 示 電 路七 段 數(shù) 碼 管 圖 電子密碼鎖的總體框圖 總體方案比較 方案一 普通機械鎖 普通的機械鎖在日 常的生活中是最常見的一中鎖，其價格便宜，使用方便，使用范圍最廣。但是其結(jié)構(gòu)簡單，固安全性能較差，只適合普通的防盜，顯然如果要保護一些貴重的物品普通機械鎖還是有許多不足之處。 3 方案二 用單片機實現(xiàn)的電子密碼鎖 與普通機械鎖相比，它有許多獨特的優(yōu)點：保密性好，防盜性強，可以不用鑰匙，記住密碼即可開鎖。但是其基本上是用分離元件實現(xiàn)的，其成本較高，而且可靠性能差。 方案三 用 EDA 實現(xiàn)的電子密碼鎖 這種電子密碼鎖只用一片芯片實現(xiàn)了幾十片中規(guī)模集成電路才能完成的功能從而大大簡化了系統(tǒng)結(jié)構(gòu)，降低了成本，提高了系統(tǒng)的保 密性和可靠性。還有它能使我們能夠在產(chǎn)品設(shè)計，制造過程中對產(chǎn)品的器件、電路板甚至整個電子系統(tǒng)的邏輯和功能隨時進行組態(tài)或重組，還保證了器件具備上萬次以上的搽寫能力，其升級與改進也極其方便。 根據(jù)密碼鎖的設(shè)計要求和設(shè)計成本 ,所以本次設(shè)計選用方案三。 4 2 相關(guān)技術(shù)與芯片介紹 EDA 介紹 EDA(Electronic Design Automation)技術(shù)就是依賴功能強大的計算機 ,在 EDA工具軟件平臺上 ,對以硬件描述語言 HDL 為系統(tǒng)邏輯描述手段完成的設(shè)計文件 ,自動地完成 邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。 EDA 技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心。它能使得設(shè)計者提工作僅限于得用軟件的方式，即利用硬件描述語言和 EDA 軟件來寫成對系統(tǒng)硬件功能的實現(xiàn)。 EDA 技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、 IC 版圖設(shè)計技術(shù)、 ASIC 測試和封閉技術(shù)、 FPGA/CPLD 編程下載技術(shù)、自動測試技術(shù)等。在計算機輔助工程方面融合了計算機輔助設(shè)計、計算機輔助制造、計算機輔助測試、計算機輔助工程技術(shù)以及多種計算機語言的 設(shè)計概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等。 硬件描述語言 VHDL 硬件描述語言 HDL 是 EDA 技術(shù)重要組成部分 ,常見的 HDL 有下列幾種 : （ 1） VHDL （ 2） Verilog HDL （ 3） System Verilog （ 4） System C 其中 VHDL、 Verilog HDL 在現(xiàn)在 EDA 設(shè)計中使用最多，也擁有幾乎所有的主流EDA 工具的支持。而 System Verilog 和 System C 這兩種 HDL語言 還處于完善過程中。 VHDL 是電子設(shè)計主流硬件的描述語言之一。 VHDL 的英文全名是 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language ,于 1983 年由美國國防部發(fā)起創(chuàng)建，由 IEEE 進一步民展并在 1987 年作為“ IEEE 標準 1076”民布。從此， VHDL 成為硬件描述語言的業(yè)界標準之一。 VHDL 語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設(shè)計任務(wù)，提高了設(shè)計效率得可靠性。 VHDL 具有與具體硬件電路無關(guān)和與設(shè)計平臺無關(guān)的特性 ,并且具有良好的電路行為描述和系統(tǒng)描述的能力 ,在語言易讀性和層次化結(jié)構(gòu)化設(shè)計方面表現(xiàn)了強大 5 的生命力和應(yīng)用潛力 . 復(fù)雜可編程邏輯器件 CPLD 說明 CPLD 即復(fù)雜可編程邏輯器件 (Complex Programmable Logic Device)是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路 ,其基本設(shè)計方法是借助EDA 軟件 ,用原理圖、狀態(tài)機、布爾表達式硬件描述語言等方法 ,生成相應(yīng)的目標文件 ,再由編程器或者下載電纜用目標器件實現(xiàn)設(shè)計 的數(shù)字系統(tǒng)。 CPLD 的特點 （ 1）規(guī)模大 CPLD已進入大規(guī)模或超大規(guī)模集成電路時代 ,一片 CPLD規(guī)?？蛇_幾十萬或上百萬門以上 ,用一片 CPLD 芯片就能實現(xiàn)一個數(shù)字系統(tǒng)。如 Altera 公司的 FLEX 10K 和 FLEX8000 器件有 10 萬典型門 ,5392 個寄存器。 （ 2）編程方式簡單方便 CPLD 產(chǎn)品中常用菊花鏈在線系統(tǒng)編程方式。這種先進的編程方式已成為當今世界可編程器件發(fā)展趨勢 ,它無需專用編程器 ,只需一個十分簡單的下載編程電路和ＰＣ的打印通信線 ,編程次數(shù)高達萬次以上 ,如ＡＭＤ公司的MACH,Altera 公司的 EPF. (3) 高可靠性 CPLD 的功能開發(fā)是通過 EDA 軟件實現(xiàn)的 ,但物理機制卻如同 74LS164 那樣屬于純硬件電路 ,只要設(shè)計合理 ,無須考慮復(fù)雜的復(fù)位和初始化 ,可靠性強 ,同時由于整個數(shù)字系統(tǒng)下載于同一芯片中 ,大大縮小了系統(tǒng)體積 ,易于管理和屏蔽 ,使可靠性提高得到根本改善。 （ 4） CPLD 產(chǎn)品概述與舉例 Lattice 是最早推出 PLD 的公司。 Lattice 公司的 CPLD 產(chǎn) 品 主 要 有isplsi、 ispmach 等系列。 20 世紀 90 年代以來， Lattice 首先發(fā)明了 isp 下載方式，并 將 EECMOS 與 ISP 相結(jié)合，使 CPLD 的應(yīng)用領(lǐng)域有了巨大的擴展。我們經(jīng)常使用的 CPLD 產(chǎn)品是 Altera 公司制造的。 Altera 是著名的 PLD 生產(chǎn)廠商，多年來一直占據(jù)著行業(yè)領(lǐng)先的地位。 Alteta 的 PLD 具有高性能、高集成度和高性價比的優(yōu)點，此外它還提供了功能全面的開發(fā)工具和豐富的 IP核、宏功能庫等。因此 Altera 的產(chǎn)品獲得了廣泛的應(yīng)用。 Altera 的產(chǎn)品有多個系列，如 Classic系列、 MAX 系列、 FLEX 系列、 APEX 系列 ACEX 系列、 Cyclone 系列、 Stratix 系列、 MAXⅡ系列以及 StratixⅡ系列等。如圖 是 FLEX 系列芯片引腳圖。該系列器件采用連續(xù)式互連和 SPAM 工藝。可用門數(shù)為 1 萬至 25 萬門。 FLEX10K 器件 6 由于具有靈活的邏輯結(jié)構(gòu)和嵌入式存儲器塊，能夠?qū)崿F(xiàn)各種復(fù)雜的邏輯功能，是應(yīng)用廣泛的一個系列。 I/O21I/O20I/O22I/O23I/O24I / O 3 8I / O 3 7I / O 3 6I / O 3 5I / O 3 4I / O 3 3n T RSTI / O 3 2I / O 1 9I / O 1 8I / O 1 7I / O 1 6I / O 1 5I / O 1 4I / O 1 3 VCC I NTDEV_OEDEV_CLRnGCLCK1IN1IN4T M ST DOT DII/O6/DATA1I/O5/DATA2I/O4/DATA3I/O3/DATA4I/O2/DATA5I/O1/DATA6I/O0/DATA7I / O 4 5 / CL KUSRTCKI/O47/CSI/O46/nCSI/O49/nRSI/O48/nWSnCEOCONF_DONEn ST AT U SM SE L 1M SE L 0DAT A0DC L Kn C EI / O 7I / O 8I / O 9I / O 1 0I / O 1 1I / O 1 2nCONFIGIN2GCLK2IN3GNDINTI/O25I/O26I/O27I/O28I/O29I/O30I/O31I / O 3 9I / O 4 0I / O 4 1G ND I NTI N I T _ DO NEI / O 4 2 / RD Y n BS YI / O 4 3I / O 4 4GNDINTVCCINTVCCINTGNDINTVCCINTVCCINTG ND I NTVCC I NTAL T ER A頂面圖EP F 1 0 K10 L C 8 4FL EX8 4 P I N PLC C 封裝74737271706968676665646362616059585756555453525150494847464544434241403938373635343332313029282726252423222112131415161718192011 109 8 7 6 5 4 3 2 184 83 82 81 80 79 78 77 76 7