freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

基于eda技術的電梯控制器-畢業(yè)論文-wenkub

2022-11-28 21:57:31 本頁面
 

【正文】 or(6 downto 0))。 library ieee。 電梯到達有停站請求的樓層后,經(jīng)過 1s 電梯打開,開門只是燈亮,開門4s 后,電梯門關閉(關門指示燈滅),電梯繼續(xù)運行,直至執(zhí)行完請求信號后停在當前樓層。整個系統(tǒng)的內部組成結構圖如圖 2 所示。主要動作有開、關門,??亢蛦?。 電梯的微機化控制主要有以下幾種形式:① PLC 控制;② 單板機控制;③ 單片機控制;④ 單微機控制;⑤ 多微機控制;⑥ 人工智能控制。 20 世紀 70 年代,在信息通信領域 .要優(yōu)先發(fā)展高速寬帶信息網(wǎng) .深亞微米集成電路 .新型元器件 .計算機及軟件技術 .第三代移動通信技術 .信息管理 .信息安全技 術 .積極開拓以數(shù)字技術 .網(wǎng)絡技術為基礎的新一代信息產(chǎn)品 .發(fā)展新興產(chǎn)業(yè) .培育新的經(jīng)濟增長點 .要大力推進制造業(yè)信息化 .積極開展計算機輔助設計 (CAD).計算機輔助工程 (CAE).計算機輔助工藝 (CAPP).計算機機輔助制造 (CAM).產(chǎn)品數(shù)據(jù)管理 (PDM).制造資源計劃 (MRPII)及企業(yè)資源管理 (ERP)等 .有條件的企業(yè)可開展 [網(wǎng)絡制造 .便于合作設計 .合作制造 .參與國內和國際競爭 .開展 [數(shù)控化 工程和 [數(shù)字化 工程 .自動化儀表的技術發(fā)展趨勢的測試技術 .控制技術與計算機技術 .通信技術進一步融合 .形成測量 .控制 .通信與計算機 (M3C)結構 .在 ASIC 和PLD 設計方面 .向超高速 .高密度 .低功耗 .低電壓方面發(fā)展 . 本課程設計使用軟件為 QUARTUS 2, 設計一個電梯控制器,硬件通過 ALTERA公司的 CYCLONE 系列的 EP1C12Q240C8 芯片來實現(xiàn)。更多論文 SOPC/EDA 綜 合 課 程 設 計 課題名稱 : 電梯控制器 專 業(yè) : 電氣工程及其自動化 更多論文 目 錄 前言 :………………………………………………………………… 1 第 1 章、 設計任務 題目及 系統(tǒng)設計要求 :………………… … … 第 2 章、 系統(tǒng)設計方案 ………………………………………… 第 3 章、 主要 VHDL 源程序 …………………………………… 第 4 章、 系 統(tǒng)仿真 /硬件驗證 …………………………………… 第 5章、 設計技巧分析 ………………………………………… … 第 6 章、 系統(tǒng)擴展思路 …………………………………………… 第 7 章 設計創(chuàng)新和心得體會 …………………………………… 第 8 章 結束語 參考文獻 :…………………………………………………………… 前 言 更多論文 現(xiàn)代電子設計技術的核心已趨向基于計算機的電子設計自動化技術,即 EDA( Electronic Design Automation)技術。軟件通過 VHDL 語言來實現(xiàn) 。隨著 EDA 技術的快速發(fā)展, CPLD/FPGA 已廣泛應用于電子設計與控制的各個方面。乘客可通過鍵入開、關門按鈕,呼喚按鈕,指定樓層按鈕等來控制電梯的行與停。 圖 2 電梯控制器的內部組成結構圖 第 3 章 主要 VHDL 源程序 每層電梯的入口處設有上下請求開關, 電梯內設有乘客到達層次的停站請求開關。 能記憶電梯內外的所以請求信號,并按照電梯運行規(guī)則依次響應,每個請求信號保留至執(zhí)行后消除。 use 。 end led1。 show 2 when 0011 = ledout=1001111。 show 6 when 0111 = ledout=0000111。 show 10 when 1011 = ledout=1111100。 show 14 when 1111 = ledout=1110001。,single quote end case。 use 。 2hz 信 號 upin: in STD_LOGIC。 提前 關門鍵 delay: in STD_LOGIC。 運 行或等待 時間 st_outdis: out STD_LOGIC_VECTOR (6 downto 0)。 ledout:out std_logic_vector(6 downto 0))。 signal wai_t:STD_LOGIC_VECTOR (2 downto 0)。 signal run_wait: STD_LOGIC_VECTOR (3 downto 0)。039。039。039。 hand=wai_t(2) and (not wai_t(1)) and wai_t(0)。 ust_out:led1 port map(st_out,st_outdis)。139。 p1:process(clkin) begin if (clkin39。 if (dir=5) then dir=0。 end process p1。 if (run_stop=39。)) or (upin=39。 when 2 = ur(2)=39。 when 4 = ur(4)=39。 when 6 = ur(6)=39。 elsif (hand=39。 when 2 = ur(2)=39。 when 4 = ur(4)=39。 when 6 = ur(6)=39。 更多論文 end if。139。139。139。139。139。039。039。039。 更多論文 else ur=000000。 p3:process(ur,dr,lift
點擊復制文檔內容
教學課件相關推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1