基于fpga電子密碼鎖設(shè)計與實(shí)現(xiàn)-wenkub
2022-11-28 21:56:45 本頁面
【正文】 (簽字 )： 2020 年 1 月 9 日 西安郵電大學(xué)畢業(yè)設(shè)計 (論文 )成績評定表 學(xué)生姓名 方圓 性別 男 學(xué)號 06101091 專 業(yè)班 級 自動 1003 班 課題名稱 基于 FPGA的電子密碼鎖設(shè)計與實(shí)現(xiàn) 課題 類型 科研題 目 難度 較難 畢業(yè)設(shè)計（論文）時間 2020年 12 月 06 日 ～ 2020年 06 月 20日 指導(dǎo)教師 張旭輝 /姚霽 (職稱 副教授 /講師 ) 課 題 任 務(wù) 完 成 情 況 論文 (千字 )； 設(shè)計、計算說明書 (千字 )； 圖紙 (張 )； 其它 (含附件 )： 指導(dǎo)教師意見 分項得分：開題調(diào)研論證 分； 課題質(zhì)量（論文內(nèi)容） 分； 創(chuàng)新 分； 論文撰寫（規(guī)范） 分； 學(xué)習(xí)態(tài)度 分； 外文翻譯 分 指導(dǎo)教師審閱成績： 指導(dǎo)教師 (簽字 )： 年 月 日 評 閱 教 師 意見 分項得分：選題 分； 開題調(diào)研論證 分； 課題質(zhì)量（論文內(nèi)容） 分； 創(chuàng)新 分； 論文撰寫（規(guī)范） 分； 外文翻譯 分 評閱成績： 評閱教師 (簽字 )： 年 月 日 驗收小組意見 分項得分：準(zhǔn)備情況 分； 畢業(yè)設(shè)計（論文）質(zhì)量 分； （操作）回答問題 分 驗收成績： 驗收教師 (組長 )(簽字 )： 年 月 日 答 辯 小組 意 見 分項得分：準(zhǔn)備情況 分； 陳述情況 分； 回答問題 分； 儀表 分 答辯成績： 答辯小組組長 (簽字 )： 年 月 日 成績計算方法 (填寫本系實(shí)用比例 ) 指導(dǎo)教師成績 20 (％ ) 評閱成績 30 (％ ) 驗收成績 30 (％ ) 答辯成績 20 (％ ) 學(xué)生實(shí)得成績 (百分制 ) 指導(dǎo)教師成績 評閱成績 驗收成績 答辯成績 總評 答辯委員會意見 畢業(yè)論文 (設(shè)計 )總評成績 (等級 )： 學(xué)院答辯委員會主任 (簽字 )： 學(xué)院 (簽章 ) 年 月 日 備 注 西安郵電大學(xué)畢業(yè)論文 (設(shè)計 )成績評定表 (續(xù)表 ) 目錄 摘要 I ABSTRACT II 引言 1 1 電子密碼鎖原理 2 編碼總量的確定 2 2 誤碼輸入保護(hù)措施 2 3 2 系統(tǒng)分析 4 FPGA 簡介 4 FPGA 5 5 Verilog 硬件描述語言 6 模塊的描述方式 6 3 系統(tǒng)設(shè)計 7 7 頂層實(shí)體說明的 Verilog 語言程序 7 頂層結(jié)構(gòu)體的設(shè)計 8 底層模塊的分析、實(shí)現(xiàn)與仿真 10 10 編碼電路 10 比較電路 11 預(yù)置密碼電路 11 計數(shù)器選擇電路 12 控制指示燈電路 12 分頻電路 12 七段顯示譯碼電路 13 控制器模塊的分析 14 系統(tǒng)的 RTL 分析 15 4 總結(jié) 17 致謝 18 參考文獻(xiàn) 19 附錄 Verilog 程序 20 1. 預(yù)置密碼電路程序 20 2. 比較電路的程序清單 20 3. 七段顯示譯碼電路程序清單 22 4. 分頻電路的程序清單 23 5. 數(shù)碼管顯示電路程序清單 23 6. 確認(rèn)輸入程序清單 24 7. 開鎖指示程序清單 24 8. 密碼清除程序清單 25 9. 鍵盤掃描程序清單 26 I 摘要 隨著電子技術(shù)的發(fā)展 ， 越來越多的 機(jī)械式密碼鎖 被 電子密碼鎖 所替代 ， 同時 電子密碼鎖 自身也在不斷的更新?lián)Q代 ，基于單片機(jī)技術(shù)的 電子密碼鎖 設(shè)計 較 多同時也有 PCB 板和 PLC 的 設(shè)計。 硬件語言 Verilog 編寫完成后利用 Quartus II 進(jìn)行仿真論證并將程序下載到 FPGA 中完成硬件調(diào)試 實(shí)現(xiàn)電子密碼鎖的設(shè)計與實(shí)現(xiàn)。目前 市場上基于單片機(jī)技術(shù) 的電子密碼鎖較多 ,軟件由 編碼器和解碼器 完成，在用戶體驗中 程序 經(jīng)常 跑飛 ,系統(tǒng) 可靠性較差 。本系統(tǒng)采用人們比較熟悉的數(shù)字鍵盤來實(shí)現(xiàn)，通過 Verilog 語言來編碼實(shí)現(xiàn)相應(yīng)數(shù)值的輸入。 基于 FPGA電子密碼鎖設(shè)計與實(shí)現(xiàn) 2 1 電子密碼鎖原理 編碼總量 的確定 編碼總量即密鑰量定義為 NT 所以 隨機(jī)試驗開鎖 概率定義為： NTP 1? 公式 () 其中 P 為開鎖成功 的隨機(jī) 概率， 所以 NT 有一個合理的區(qū)間。 總之 ，當(dāng)選定 NT 之后，要使安全性保密性越強(qiáng)則 NTH 就要越大 ，但 常 取 NTH=(10～ 1000)NTL 在設(shè)計中 。 此外，就算是相同制式 基底 的不同 對 密鑰 量 NT 也 會有影響，硬件電路的設(shè)計 也將伴隨著產(chǎn)生改變 。 FPGA 種類繁多 就 邏輯功能塊 來說 ， FPGA 可分為細(xì)粗粒度 FPGA。 Xilinx SpartanⅡ芯片 的 內(nèi)部結(jié)構(gòu) 如下圖 。
試題試卷相關(guān)推薦
鄂ICP備17016276號-1