【正文】 器件有 10 萬典型門 ,5392 個寄存器。 硬件描述語言 VHDL 硬件描述語言 HDL 是 EDA 技術重要組成部分 ,常見的 HDL 有下列幾種 : （ 1） VHDL （ 2） Verilog HDL （ 3） System Verilog （ 4） System C 其中 VHDL、 Verilog HDL 在現在 EDA 設計中使用最多，也擁有幾乎所有的主流EDA 工具的支持。 方案三 用 EDA 實現的電子密碼鎖 這種電子密碼鎖只用一片芯片實現了幾十片中規(guī)模集成電路才能完成的功能從而大大簡化了系統(tǒng)結構，降低了成本，提高了系統(tǒng)的保 密性和可靠性。 根據以上選定的輸入設備和顯示器件，并考慮到實現各項數字密碼鎖功能的具體要求，整個電子密碼鎖系統(tǒng)的總體組成如圖 所示。 （ 4） 激 活電鎖鍵（ set） ：此鍵有效時，將密碼鎖的門上鎖。 VHDL language。 電子密碼鎖是由密碼鎖主體以及附體的外圍指示電路組成的。 關鍵詞 ：密碼鎖； VHDL 語言； MAX+PLUS II Abstract Because of its safety, low cause, low power consumption, easytouse of their advantage, the electronic code lock is more and more popular among people’ s lives. Using the EDA techniques and MAX+PLUS II software platform, largescale FPGA programmable logic devices can plete the function of the digital code lock design and simulation, the structure is greatly simplified, the costs reduce, by this way can improve the figures of the confidentiality of the password lock and reliability. Electronic code lock is lock by password, as well as additional external main circuit posed of the instructions. Electronic code lock design includes the input of the digital number, storage and removal。用一位輸出電平的狀態(tài)代表鎖的開閉狀態(tài)。 電子密碼鎖的輸入電路有數字機械式鍵盤和觸摸式數字鍵盤等多種。 （ 3）七段數碼管顯示電路主要將待顯示數據的 BCD 碼轉換成數碼器的七段顯示驅動編碼。 4 2 相關技術與芯片介紹 EDA 介紹 EDA(Electronic Design Automation)技術就是依賴功能強大的計算機 ,在 EDA工具軟件平臺上 ,對以硬件描述語言 HDL 為系統(tǒng)邏輯描述手段完成的設計文件 ,自動地完成 邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結構綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實現既定的電子線路系統(tǒng)功能。 VHDL 的英文全名是 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language ,于 1983 年由美國國防部發(fā)起創(chuàng)建，由 IEEE 進一步民展并在 1987 年作為“ IEEE 標準 1076”民布。 （ 4） CPLD 產品概述與舉例 Lattice 是最早推出 PLD 的公司。如圖 是 FLEX 系列芯片引腳圖。利用 MAX+plusⅡ進行設計的一般流程如圖 所示： 步 驟 2 ： 輸 入 設 計 項目 原 理 圖 / V H D L 代 碼步 驟 1 ： 建 立工 作 庫 文 件 夾步 驟 3 ： 存 盤 ， 注 意原 理 圖 / 文 本 取 名步 驟 4 ： 將 設 計 項目 設 置 成 P r o j e c t步 驟 5 ： 選 擇目 標 器 件步 驟 6 ： 啟動 編 譯步 驟 7 ： 建 立 仿真 波 形 文 件步 驟 8 ： 仿 真 測試 和 波 形 分 析步 驟 9 ： 引 腳鎖 定 并 編 譯步 驟 1 0 ： 編程 下 載 / 配 置步 驟 1 1 ： 硬件 測 試 圖 MAX+plusⅡ一般設計流程 7 3 密碼鎖的電路框圖及工作原理 密碼鎖輸入電路的設計 電子密碼鎖的輸入電路由時序產生電路、鍵盤掃描電路、彈跳消除電路、鍵盤譯碼電路、按鍵數據緩存器，以及外接一個 4*4 矩陣式鍵盤組成。如果列線信號全是高電平，則代表低電按下平信號所在的行中無按鍵；如果列線有輸入為低電平，則低電平信號所在的行和出現低電平信號的列的交點處有按鍵按下。更短的停留時間是沒有必要的，因為人按鍵的時間大約為 10ms，不可能有更快的按鍵動作發(fā)生；另外，更短的時 間還容易采集到抖動信號，會干擾判斷。特別要注意的是，彈跳消除電路所使用的肪沖信號的頻率必須比其他電路使用的脈沖信號的頻率更高。由于這兩個電路關系緊密，因此放入同一個模塊中實現。其功能圖如圖 所示 圖 鍵盤譯碼電路和按鍵標志產生電路功能圖 實體描述 : Entity 系統(tǒng)輸入信號： Ky[30]：鍵盤輸入信號； Kx[30]： 鍵盤掃描信號，與鍵盤掃描電路中 c_diskey[30]的相連； S R D OUT 0 0 不變 1 0 1 0 1 0 12 Clk：譯碼電路時鐘信號； 系統(tǒng)輸出信號： Data_n：系統(tǒng)輸出數字鍵值（也代表該按鍵所在位置）； Data_f：系統(tǒng)輸出功能鍵鍵值（也能代表該按鍵所在位置）； fn：表示有一個數字鍵按鍵被按下，每發(fā)生一次按鍵動作， fn 就輸出一個正脈沖； ff：表明按鍵是否為功能（功能鍵為 set 、 clear 、 lock 和 back 鍵）。 （ 2） 刪除鍵（ back）：此鍵有效時，數字右移，并且每按一次，右移一位。 （ 2）共陽極 接法： 各發(fā)光二極管的陽極連接在一起，接到數碼管的位控端（公共端），再接 +5V；各發(fā)光二極管的陰極分別連接到數碼管的段控端（ a～ g、 dp）， 27（ c） 為了顯示數字或符號，要為 LED 顯示器提供代碼，由于這些代碼是為顯示字形的，因此稱之為字形代碼，具體字形代碼這里不作介紹，請參考有關資料。 系統(tǒng)輸出信號 : SEL[3..0]:輸出為數碼管的 位 控信號； LEDS[3..0]:輸出數碼管的一位顯示，與譯碼模塊的 A[3..0]相接。 555 定時器的電路原理圖及管腳排列圖分別如圖 和 所示。 當υ C下降略小于 Vcc／ 3時，內部比較器 A1輸出高電平， A2 輸出低電平，基本 RS 觸發(fā)器置 1，輸出高電平。 D1起保護繼電器的作用。 圖 +5V電源電路原理圖 19 4 模塊電路仿真 該電子密碼鎖利用 MAX PLUS 工作平臺進行編譯和綜合仿真，將程序下載到FLEX10K 芯片中，同時在 EDA 試驗箱上進行硬件驗證。kx為 10111101 時， data_f 為 0001，即表示功能鍵 clear 被按下，功能按鍵標志ff變?yōu)楦唠娖?。當data_f 為 1時，表示功能鍵中清除鍵被按下，這時清除所有的輸入， acc 為 0000。而你開朗的個性和寬容的態(tài)度，幫助我能夠很快的 掌握了設計的技巧。 感恩惜福，閱讀好書，培養(yǎng)幽默，運動建身，勇于承擔，轉型思考，檢討改進，真誠傾聽，積極行動 在 論文 即將完成之際，我的心情無法平靜，從開始進入課題到 論文 的順利完成，有多少可敬的師長、同學、朋友給了我無言的幫助，在這里請接受我誠摯的謝意！ 26 附 錄 附錄 1 程序清單 鍵盤輸入去 抖電路的源程序 LIBRARY IEEE。AND PRN=39。 THEN Q=39。 END。 ARCHITECTURE ART OF DEBOUNCING IS COMPONENT DCFQ IS PORT(CLK,CLRN,PRN,D: IN STD_LOGIC。 INV_D=NOT D_IN。 END IF。 END。 data_n:out std_logic_vector(3 downto 0)。 clk: in std_logic。 29 signal fn,ff:std_logic。 end if。 clk_scan=sel。 begin process(clk) begin z=c_keyboardamp。 when 001110=n=0011。 end case。 lock when 111110 =f=1000。 flag_n=fn。 use 。 end architecture art。 fn=not (n(3) and n(2) and n(1) and n(0))。139。 when 011110=n=0111。139。 u3: debouncing port map (d_in=key_in(2),d_out=c(2), clk=c_debounce)。 clk_ctr=clk。 begin process (clk_1k) is begin if clk_1k39。 signal c_keyboard:std_logic_vector(1 downto 0)。 功能輸出標志 clk_ctr:out std_logic。 use 。1=Q1。EVENT AND CLK=39。 SIGNAL Q1,Q0: STD_LOGIC。 ENTITY DEBOUNCING IS 27 PORT(D_IN,CLK: IN STD_LOGIC。139。 ELSIF CLRN=39。 Q: OUT STD_LOGIC)。只是今后大家就難得再聚在一起 ?；?FPGA 的數字電子密碼鎖鎖，體積小、功耗低、可靠性高，可用于工業(yè)、商業(yè)、家庭等環(huán)境下作為數字密碼系統(tǒng)的嵌入式芯片，具有一定的實際意義。從仿真圖可知，達到了要求，結果正確。每發(fā)生一次按鍵動作， fn 就輸出一個正脈沖； ff：表明按鍵是否為功能（功能鍵為 set 、 clear 、 lock 和 back 鍵）。我們知道集成穩(wěn)壓電路的輸出主要取決于集成穩(wěn)壓器，由于本電路所采用的集成器為 CW7805 ，所以輸出電壓為 +5V。 振蕩器的作用是產生時間標準信號，數字鐘的精度主要取決于時間標準信號的頻率及其穩(wěn)定度。此時 Q=O，使內部放電管截止。反饋系數取決 C1 與 C2 的比值， C1還可微調振蕩頻率。 若需要各位數碼管顯示出與本位相應的顯示字符，就必須采用掃描顯示方式，即在某一時刻，只讓某一位數碼管的位選線處于選通狀態(tài)，而其它各位數碼管的位選線處于關閉狀態(tài)，同時，段選線上輸出相應位要顯示字符的字型碼。 如圖 所示 : 13 圖 密碼鎖控制電路功能圖 實體描述 Entity 系統(tǒng)輸入信號 Data_n:數字輸入信號； Data_f:功能輸入信號； Flag_n:數字輸入信號標志； Flag_f:功能鍵輸入信號標志； Clk:控制電路時鐘信號； 密碼鎖顯示電路 顯示電路原理 LED（ Light Emiting Diode）顯示器由七個發(fā)光二極管組成，稱七段 LED 顯示器，排列形狀如圖 （ a）所示。 ● 對數字輸入的響應控制 如果按下數字鍵，第一個數字會從顯示器的最右端開始顯示，此后每新按下一個數字，顯示器上的數字必須左移一格，以顯示新輸入的數字。 Ky[3..0]為鍵盤掃 描信號， kx[3..0]為鍵盤輸入信號， data_n、 data_f 為鍵值（代表按鍵所在位置）， ff表示有一個功能按鍵被按下，每發(fā)生一次按鍵動作， ff 就輸出一個寬度為全局時鐘的正脈沖。 (2) 對于不穩(wěn)定的噪聲，在 4 ms 以下則至多抽樣一次。其功能圖如圖 ： 圖 時序 產生電路和鍵盤掃描電路功能圖 實體