【正文】 re are 3 times errors when input the password. The alarm can only be cut by public security or where beyond thieves touch, which will make thieves more afeard. Keywords:Quartus II,VHDL,coded lock,circuit simulation 貴州大學本科畢業(yè)論文（設計） 第 1 頁 第一章 引言 隨著社會物質(zhì)財富的日益增長 ,安全防盜已成為社會問題。密碼由 8 位十進制數(shù)組成，密碼多一位少一位都算錯誤，安全性有足夠保障。該密碼鎖具有體積小、功耗低、保密性強、錯誤累積報警等功能。要既能防盜又要實用方便。畢業(yè)論文（設計）中凡引用他人已經(jīng)發(fā)表或未發(fā)表的成果、數(shù)據(jù)、觀點等，均已明確注明出處。 特此聲明。在當下技術(shù)環(huán)境下數(shù)字鎖成為一種趨勢?？蓱糜谧≌?、保險箱等需要防盜的場所，實用性較強。并且當錯誤開鎖次數(shù)達到 3次報警器將鳴叫，形成一個連鎖防盜系統(tǒng)。而鎖自古以來就是把守門戶的鐵將軍 ,人們對它要求甚高 ,既要安全可靠地防盜 ,又要使用方便 ,這也是制鎖者長期以來研制的主題。 設計目的 硬件描述 VHDL 語言 ， 描述能力強 、 覆蓋面廣 、 抽象能力強 ， 采用 VHDL 建立硬件模型 可以 從繁瑣的元件設計轉(zhuǎn)向功能設計 。 設計意義 在日常生活中和工作中，住宅的安全 ,單位的文件 ,和一些個人資料的保存。密碼鎖代替機械鎖成為一種趨勢。而電子密碼鎖無論在技術(shù)上還是性能上都優(yōu)于機械密碼鎖。但是這些產(chǎn)品的特點需要一個特別的指紋或有效卡 ,成本相對較高不益于普及使用。 3） 開鎖。 IV 使用者按錯號碼，可在按開鎖鍵 OPEN 以前按復位鍵 START 消除輸入，重新輸入密碼。系統(tǒng)允許錯誤開門 2 次，當?shù)?3 次錯誤開門將報警。 Quartus II 簡介 本設計是基于 Quartus II 的， 在此 對它作一些介紹。 Altera 的 QuartusII 提供了完整的多平臺設計環(huán)境，能滿足各種特定設計的需要，也是單芯片可編程系統(tǒng)（ SOPC）設計的綜合性環(huán)境和 SOPC 開發(fā)的基本設計工具，并為Altera DSP 開發(fā)包進行系統(tǒng)模型設計提供了集成綜合環(huán)境 。此外， Quartus II 與 MATLAB 和 DSP Builder 結(jié)合，可以進行基于 FPGA 的DSP 系統(tǒng)開發(fā)和數(shù)字通信模塊的開發(fā)?？梢酝ㄟ^選擇 Start Compiler 來運行所有的編譯器模塊，也可以通過選擇 Start 單獨運行各個模塊。 Quartus II 支持層次化設計，可以在一個新的編輯輸入環(huán)境中對使用不同輸入設計方式完成的模塊（元件）進行調(diào)用，從而解決了原理圖與 HDL 混合輸入設計的問題。 早期的 CPLD 大多采用 EPROM 編程技術(shù)，其編程過程與簡單 PLD 一樣，每次編程需要在專用或通過設備上運行。ISP 技術(shù)使得調(diào)試過程不需要反復撥插 芯片，從而不會產(chǎn)生引腳彎曲變形現(xiàn)象，提高了可靠性，而且可以隨時對焊接在電路板上的 ISP 器件的邏輯功能進行修改，從而加快了數(shù)字系統(tǒng)的調(diào)試過程。例如， Altera 公司的 MAX7000S（ 5V）、MAX7000A（ ）和 MAX7000B（ ）系列， Xilinx 公司的 XC9500 系列以及 Lattice公司的 CPLD 器件等。密碼輸入完畢后再一次性比較。 達到錯誤次數(shù)報警。原理圖如圖 所示。 方案論證 串行開發(fā)所需硬件資源少，本設計采用串行開發(fā)方案。 貴州大學本科畢業(yè)論文（設計） 第 7 頁 圖 數(shù)字密碼鎖 系統(tǒng)電路整體框圖 編碼器模塊的作用 是將鍵盤輸入的信號編成 BCD 碼，并且每鍵入一個數(shù)碼，應向控制器送一個脈沖 DATA_IN 表示有數(shù)據(jù)輸入。 32 選 4 數(shù)據(jù)選擇器的 3 位地址碼用一個模 8 計數(shù)器控制。消抖同步模塊的作用是保證系統(tǒng)能捕捉到輸入脈沖，并保證沒按一次鍵只形成一個寬度等于系統(tǒng)時鐘周期的脈沖。當密碼系統(tǒng)在按下開鎖鍵 OPEN 前收到第 9 個時鐘信號時，應裝入預警狀態(tài)，等待按下開鎖鍵 OPEN 后發(fā)出錯誤信號 HD?？刂破鞣謩e向觸發(fā)器提供一個置位信號 S_LD、 S_HD，按下上鎖鍵時向觸發(fā)器提供一個復位 信號 RESET_L，用來控制綠燈 LD、紅燈 HD 工作。將分受控電路和控制電路兩部分描述。 圖 鍵盤按鍵布局 根據(jù) 4*4 矩陣式鍵盤特點，采用行列式編碼方式 。當有按鍵時，行線 和列線信號將相應有所改變，據(jù)此，可對此類信號 貴州大學本科畢業(yè)論文（設計） 第 10 頁 進行編碼，達到識別的目的。因此每個輸入端就各需要一個消抖電路。 圖 信號上升與下降沿都含有隨機干擾抖動信號 圖 所示電路有 2 個上升沿 D 觸發(fā)器和一個 2 輸入與門構(gòu)成。信號的輸出口是 key_out。因此只需要比較兩組數(shù)據(jù)是否相等，不需要知道誰大誰小，所以采用等值比較器。計數(shù)器是一種累積脈沖的邏輯部件， clr 為復位信號，高電平有效。修改密碼 需重夠邏輯。設計如圖 所示。同密碼比較計數(shù)器原理基本一樣。 貴州大學本科畢業(yè)論文（設計） 第 13 頁 圖 報警計數(shù)器 觸發(fā)器電路模塊 觸發(fā)器是一個門輸出電路，用 LD 表示密碼鎖打開， HD 表示開啟過程出錯。設計圖如圖 所示。 貴州大學本科畢業(yè)論文（設計） 第 14 頁 矩形框：工作狀態(tài) 菱形框：分支條件 平行四邊形框：條件輸出 開門鍵（ OPEN） 上鎖（ SETUP） 解除鎖定（ ISETUP） 上鎖（ STATR） 圖 控制器工作狀態(tài)流程圖 （ 1） 待鎖狀態(tài) A 待鎖狀態(tài)是指密碼鎖系統(tǒng)處于打開、報警后的狀態(tài)。至于 en使能信號，是用來控制數(shù)據(jù)輸入信號 DATA_IN、開門信號OPEN 輸入的，在本狀態(tài)皆應無效且條件上鎖 SETUP 無關，是一種無條件輸出，因而標在算法狀態(tài)框旁邊，并用箭頭↓表示無效。該狀態(tài)每收到一個信號應線判斷是密碼數(shù)據(jù)信號DATA_IN 還是開鎖信號 OPEN。在待啟動狀態(tài)下，在接受信號以前如果按動復位鍵 START，則控制器將發(fā)出比較計數(shù)器清零信號 RESET_CNP 并回到輸入密碼狀態(tài)。當計數(shù)器 CO3 有效為高電平時進入報警狀態(tài)。 鍵盤編碼 電路模塊 該電路模塊主要完成的是鍵盤的編碼。當 en=0 是，輸出為 0；當 en為高電平時，可以進行編碼。 圖 編碼器電路模塊的仿真波形 通過 VHDL 源代碼很容易得邏輯電路圖如 所示。由波形圖可以看出，在一個上升沿檢測到有按鍵時則不管這一時鐘周期內(nèi)有多少次抖動，只輸出一個時鐘周期寬度的脈沖信號。 比較器電路模塊仿真波形如圖 所示。 VHDL 源程序 見附錄 A3。 圖 比較計數(shù)器邏輯電路 密碼預置 電路模塊 本設計采用內(nèi)置密碼設置，修改密碼需重構(gòu)邏輯 。 密碼預置電路模塊仿真波形如圖 所示。因此需要一個模 3 計數(shù)器。 圖 報警計數(shù)器仿真波形 報警計數(shù)器電路模塊邏輯電路圖如圖 所示。 圖 觸發(fā)器模塊的仿真波形 觸發(fā)器模塊的邏輯電路如圖 所示。 圖 415 說明如下： 1: SETUP 2: SETUP 3: SATRA 4: START 5: OPEN?START ?DATA_IN 6: OPEN? START 7: OPEN? START ? DATA_IN ? DEP?CO8 8: OPEN? START ? DATA_IN ? DEP? CO8 9: OPEN? START ? DATA_IN ? DEP 10: OPEN 11: DATA_IN ?START ?OPEN 12: DATA_IN ?START ?OPEN 13: DATA_IN ?START 14: DATA_IN 15: START ?OPEN 16: START 貴州大學本科畢業(yè)論文（設計） 第 23 頁 17: START ?OPEN 18:CO3 ?START 19： CO3 ?START 20： CO3 21： ISETUP 22： ISETUP 圖 控制器 MDS圖 采用一對一的方式，用 7 個觸發(fā)器 QA、 QB、 QC、 QD、 QE、 QF、 QG表示 7 個狀態(tài)，則 7個觸發(fā)器的激勵方程分別為 QA = SETUP ?QA +OPEN? DATA_IN ? STARA ? QD +QA ? QB ? QC ?QD ? QE ?QF ? QG QB = SETUP? QA +START ? QB + ISETUP? QG QC = START ?QB +QD ?DATA_IN ?START +QE ? START +CO3 ? START ?QF +OPEN?START ?DATA_IN ?QC +OPEN? START ?QC + OPEN? START ?DATA_IN ?DEP ?CO8 ?QC 貴州大學本科畢業(yè)論文（設計） 第 24 頁 QD = OPEN?START ?DATA_IN ?DEP ?CO8 ?QC + DATA_IN ? START ?OPEN? QD QE = OPEN?START ?DATA_IN ?DEP? QC +DATA_IN ?QD +START ? OPEN?QE QF = START ? OPEN?QE + OPEN?QC +CO3 ?START ?QF QG = CO3 ?QF +ISETUP ?QG 各有關輸出為 EN = QC +QD +QE+ QF RESET_L = SETUP控制器 VHDL 源程序如下： library ieee。 reset_l:out std_logic。 計數(shù)器脈沖信號 reset_p:out std_logic。 architecture behave of kong_zhi_qi is signal qa1,qb1,qc1,qd1,qe1,qf1,qg1:std_logic。) then qa1=(not setup and qa1) or (iopen and (not data_in) and (not start) and qd1) or((not qa1)and(not qb1)and(not qc1)and(not qd1)and(not qe1)and(not qf1)and(not qg1))。 待啟動狀態(tài) D qe1=((not iopen) and(not start)and data_in and(not dep)and qc1)or(data_in and qd1)or((not start)and(not iopen)and qe1)。 en=qc1 or qd1 or qe1 or qf1。 ld=qd1 and iopen and(not data_in)and(not start)。 qb=qb1。 qf=qf1。 圖 控制器仿真波形 從圖 系統(tǒng)的詳細波形可以看出，當?shù)谝粋€時間脈沖 clk 到來時待鎖狀態(tài) qa 變?yōu)? 貴州大學本科畢業(yè)論文（設計） 第 27 頁 高電平，按下上鎖鍵 setup 后馬上進入上鎖狀態(tài) qb，接著按下復位鍵 start 進入密碼輸入狀態(tài) qc，此時一次鍵入預置密碼 12345678，從數(shù)據(jù)輸入信號 data_in 可以看到?jīng)]輸入一位數(shù)字就有信號輸入，并且比較結(jié)果 dep 變?yōu)楦唠娖秸f明密碼輸入正確，當計數(shù)器時鐘信號 p 計夠 8 個數(shù)字時，模 8 進位信號 co8 和待啟動狀態(tài) qd 同時變?yōu)楦唠娖?，此時按下開門鍵 open 門打開，同時開啟指示燈 ld 變?yōu)楦唠娖?，系統(tǒng)進入待鎖狀態(tài) qa，如圖 狀態(tài) 1。圖 狀態(tài) 4 是模擬當錯誤次數(shù)達到 3 次后系統(tǒng)進入報警狀態(tài) qf 此時出 ISETUP 外所有按鍵無效，此時只有按解除鎖定鍵 ISETUP 才能回到上鎖狀態(tài)。 編碼預置模塊 該模塊由編碼器、比較器、比較計數(shù)器和密碼預置構(gòu)成。 圖 編碼預置模塊元件設計 將編碼預置模塊元件化將得到如圖 所示編碼預置模塊元件。各消抖模塊與控制器工作在同一時鐘下。 為了仿真測試的方便，可將控制器狀態(tài)輸出端 qa～ qg 端也接一個輸出，以便于在