【正文】 數（ 0255） 復位信號 8 位數據 outf 6 圖 1 原理框圖 在原理框圖中，正（余）弦查找表由 ROM構成，內部存有一個完整周期正（余）弦波的數字幅度信息，每個查找表的地址對應正（余）弦波幅度信號，同時輸出到數模轉換器（ DAC）輸入端， DAC輸出的模擬信號經過低通濾波器（ LPF），可以得到一個頻譜純凈的正（余）弦波。 設計目的： 1) 掌握使用 EDA 工具設計 信號發(fā)生器系統 的設計思路和設計方法 ， 體會使用 EDA綜合過程中電路設計方法和設計思路的不同 ，理解層次化設計理念 。在工業(yè)、農業(yè)、生物醫(yī)學等領域內，如高頻感應加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的信號發(fā)生器。信號源主要給被測電路提供所需要的已知信號（各種波形），然后用其它儀表測量感興趣的參數。各種波形曲線均可以用三角函數方程式來表示。 在工作中，我們常常會用到信號發(fā)生器，它是使用頻度很高的電子儀器。拓展了對 VHDL 語言的應用。它能產生四 種波形： 正弦波、方波、三角波、鋸齒 波。在工業(yè)、農業(yè)、生物醫(yī)學等領域內，如高頻感應加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的 信號發(fā)生器 。多功能信號發(fā)生器的設計 目 錄 0 引言 ................................................ 2 1 設計意義 ............................................ 3 2 設計說明 ............................................ 4 設計任務 ................................................. 4 設計要求 .............................................. 4 設計目的： ........................................... 4 3 設計過程 ............................................ 5 系統頂層框圖 ............................................. 5 信號發(fā)生器結構圖 ...................................... 5 信號發(fā)生器的內部構成 .................................. 5 系統流程圖 ............................................ 6 設計步驟 ................................................. 6 系統設計 ................................................. 7 4 代碼及仿真結果 ...................................... 8 各個模塊的實現 ........................................... 8 頂層模塊 ................................................ 16 5 小結及體會 ......................................... 19 6 參考文獻 ........................................... 20 2 0 引言 信號發(fā)生器又稱信號源或振蕩器，在生產實踐和科技領域中有著廣泛的應用。 本設計采用 FPGA來設計制 作多功能信號發(fā)生器。同時能在不同的頻率下顯示。平時練習與考試都是設計一個簡單的電路，本次課設綜合了好幾個電路的設計。信號發(fā)生器是指產生所需參數的電測試信號的儀器。能夠產生多種波形，如三角波、鋸齒波、矩形波（含方波）、正弦波的電 路被稱為函數信號發(fā)生器?？梢娦盘栐丛陔娮訉嶒灪蜏y試處理中，并不測量任何參數，而是根據使用者的要求，仿真各種測試信號，提供給被測電路，以達到測試的需要。 本設計采用 EDA 來設計制作多功能信號發(fā)生器。 2) 熟悉在 Quartus II 環(huán)境中，用文本輸入方式與原理圖輸入方式完成電路的設計，同時掌握使用這兩種方式相結合的 EDA設計思路。 當輸入端有時鐘信號輸入時，各個信號發(fā)生器模塊獨立運行，獨立存在，發(fā)出各種 信號，這些信號作為數據選擇器的輸入信號，在數據選擇器的作用下，波形切換到相應的模塊輸出，再通過數模轉換器（ D/A），將通過示波器顯示出相應的波形圖，其程序流程圖如下圖所示： 用 VHDL語言結合原理圖設計實現一個函數信號發(fā)生器 ,輸出正弦波、方波和三角波三種波形。 （ 1） 數控分頻器 模塊 在時鐘的作用下，通過預置分頻數 DIN，來改變輸出頻率。 DA轉換采用的 DA0832，輸入有 8 個數據端，范圍是 0 到 255；而 且設置 64 個時鐘周期為一個三角波周期， 所有每次加、減為 1。 （ 3） 數據選擇器模塊 在波形開關的控制下，選擇相應的波形輸出。 entity fenpin is port(d_mode:in std_logic_vector(3 downto 0)。 architecture behav of fenpin is signal full:std_logic。139。 else t8:=t8+1。 end if。event and full=39。139。 else d_out=39。 end process p_div。 use 。 architecture one of square is signal a:bit:=