【正文】 學(xué)生姓名 ： 學(xué)號(hào) ： 指導(dǎo)教師 ： 報(bào)告日期 ： 2020 年 3 月 11 日 1． 本課題所涉及的問題及應(yīng)用現(xiàn)狀綜述 波形發(fā)生器亦稱函數(shù)發(fā)生器，作為實(shí)驗(yàn)用信號(hào)源，是現(xiàn)今各種電子電路實(shí)驗(yàn)設(shè)計(jì)應(yīng)用中必不可少的儀器設(shè)備之一。 本人完全清楚本聲明的法律后果，申請(qǐng)學(xué)位論文和資料若有不實(shí)之處，本人愿承擔(dān)相應(yīng)的法律責(zé)任。 論文作者簽名： 時(shí)間： 年 月 日 指導(dǎo)教師簽名： 時(shí)間： 年 月 日 西安郵電大學(xué) 畢業(yè)設(shè)計(jì) (論文 )任務(wù)書 任務(wù)與要求 開始日期 20200304 完成日期 20200614 系主任 (簽字 ) 2020 年 3 月 17 日 任務(wù)： 1. 掌握可編程邏輯器件的工作原理； 2. 利用可編程邏輯器件完成 多功能波形發(fā)生器的設(shè)計(jì)并且進(jìn)行仿真驗(yàn)證； 3. 完成畢業(yè)設(shè)計(jì)論文的撰寫。所謂多功能波形發(fā)生器是能夠產(chǎn)生大量的標(biāo)準(zhǔn)信號(hào)和用戶自定義信號(hào)，并保證高精度、高穩(wěn)定性、可重復(fù)性和已操作性的電子儀器。 對(duì)于可編程邏輯器件，設(shè)計(jì)人員可利用價(jià)格低廉的 軟件工具快速開發(fā)、仿真和測試其設(shè)計(jì)。 傳統(tǒng)波形發(fā)生器大多由振蕩器、放大器、衰減器、指示器和調(diào)制器組成。 本 課題所涉及的問題包括了解多功能波形發(fā)生器的功能，熟悉可編程邏輯器件的工 作原理、 QUARTUSⅡ軟件的使用及 Verilog 語言編程，利用可編程邏輯器件完成多功能波形發(fā)生器的設(shè)計(jì)并且進(jìn)行仿真驗(yàn)證。 4． 指導(dǎo)教師審閱意見 指導(dǎo)教師 (簽字 )： 2020 年 3 月 13 日 I 目錄 摘要 ............................................................................................................................... II ABSTRACT ................................................................................................................III 引言 ................................................................................................................................ 1 1. EDA 與軟件簡介 ...................................................................................................... 2 EDA 技術(shù)發(fā)展 ................................................................................................ 2 FPGA 介紹 ...................................................................................................... 4 Modelsim 介紹 ................................................................................................ 5 Verilog 與 VHDL 語言介紹 ............................................................................ 5 測試激勵(lì)文件介紹 ......................................................................................... 6 軟件使用入門 ................................................................................................. 6 系統(tǒng)仿真軟件 Modulsim 使用 ........................................................... 6 Quartus II 軟件使用 .......................................................................... 9 2 系統(tǒng)總體設(shè)計(jì) .......................................................................................................... 10 硬件總體框圖 ............................................................................................... 10 軟件總體框圖 ............................................................................................... 11 軟件與硬件設(shè)計(jì)總結(jié) .................................................................................... 11 3 系統(tǒng)各模塊設(shè)計(jì) ..................................................................................................... 12 時(shí)鐘模塊設(shè)計(jì) ............................................................................................... 12 增斜波設(shè)計(jì) ................................................................................................... 15 減斜波設(shè)計(jì) ................................................................................................... 17 方波設(shè)計(jì) ....................................................................................................... 20 三角波設(shè)計(jì) ................................................................................................... 23 正弦波設(shè)計(jì) .................................................................................................... 25 階梯波設(shè)計(jì) ................................................................................................... 28 4 系統(tǒng)軟硬件聯(lián)合調(diào)試 ............................................................................................. 31 系統(tǒng)整體模塊結(jié)構(gòu)圖 .................................................................................. 31 系統(tǒng)仿真輸出圖 ........................................................................................... 32 結(jié)論 .............................................................................................................................. 33 II 致 謝 ............................................................................................................................ 35 參考文獻(xiàn) ...................................................................................................................... 36 附錄 .............................................................................................................................. 37 譯文 .............................................................................................................................. 49 摘要 在函數(shù)發(fā)生器發(fā)展過程中，出現(xiàn)了很多波形發(fā)生的方法，其中大部分是利用DDS 原理制作而成，比如說 由 晶體管 、運(yùn)放 IC 等通用器件制作 而成，或者 利用單片集成芯片 制做而成。完成了在 FPGA 的控制下，產(chǎn)生遞增斜波、遞減斜波、方波、三角波、正弦波及階梯波行，利用 Modelsim 和 Quartus II 進(jìn)行仿真，驗(yàn)證波形 ,并給出了實(shí)驗(yàn)結(jié)果。正弦波 。 函數(shù)波形發(fā)生器在設(shè)計(jì)上分為模擬式和數(shù)字合成式。 FPGA 是作為 專用集成電路 領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可 編程器 件門電路數(shù)有限的缺點(diǎn)。 從 FPGA 開發(fā)多功能信號(hào)發(fā)生器的角度來說，因?yàn)橛辛俗晕叶ㄖ齐娐芬约办`活高效的硬件描述語言，使得本系統(tǒng)開發(fā)簡單，編程容易，可靠性高，代碼冗余量少。到了 1970 年代中期，開發(fā)人應(yīng)嘗試將整個(gè)設(shè)計(jì)過程自動(dòng)化，而不僅僅滿足于自動(dòng)完成掩膜草圖。 1984 年的設(shè)計(jì)自動(dòng)化會(huì)議（ Design Automation Conference）上還舉辦了第一個(gè)以電子設(shè)計(jì)自動(dòng)化為主題的銷售展覽。根據(jù)這些語言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，使得設(shè)計(jì)人員可對(duì)設(shè)計(jì)的芯片進(jìn)行直接仿真。設(shè)計(jì)人員在進(jìn)行邏輯設(shè)計(jì)時(shí)尚無需考慮信息單元的具體硬件工藝。 Verilog AMS 就是一種用于模擬電子設(shè)計(jì)的硬件描述語言。一些以設(shè)計(jì)為主要業(yè)務(wù)的公司，也會(huì)使用電子設(shè)計(jì)自動(dòng)化軟件來評(píng)估制造部門是否能夠適應(yīng)新的設(shè)計(jì) 任務(wù)。下面介紹與 EDA 基本特征有關(guān)的幾個(gè)概念。然后用綜合優(yōu)化工具生成具體門電路的網(wǎng)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐贰? 設(shè)計(jì)全定制 ASIC 芯片時(shí)，設(shè)計(jì)師要定義芯片上所有晶體管的幾何圖形和工藝規(guī)則，最后將設(shè)計(jì)結(jié)果交由 IC 廠家掩膜制造完成。 可編程邏輯芯片與上述掩膜 ASIC 的不同之處在于：設(shè)計(jì)人員完成版圖設(shè)計(jì)后，在實(shí)驗(yàn)室內(nèi)就可以燒制出自己的芯片 ,無須 IC 廠家的參與，大大縮短了開發(fā)周期。它是作為 專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可 編程 器 件門電路數(shù)有限的缺點(diǎn)。 目前市場上開發(fā) FPGA 的主要有兩大供應(yīng)商，一個(gè)就是 ALTERA 公司，另一個(gè)就是 Xilinx 公司。 QuartusII： Altera 新一代 FPGA/PLD 開發(fā) 軟件 ，適合新器件和大規(guī)模 FPGA的開發(fā)，已經(jīng)取代 MaxplusII。 ISE： Xilinx 公司集成開發(fā)的工具 Foundation: Xilinx 公司早期的開發(fā)工具，逐步被 ISE 取代 嵌入式開發(fā) 套件（ EDK）： 用于開發(fā)集成 PowerPC 硬核和 MicroBlaze 軟核CPU 的工具 System Generator for DSP ：配合 Matlab，在 FPGA 中完成 數(shù)字信 號(hào)處理 的工具