eda相關(guān)發(fā)展及硬件描述(已修改)
2025-01-24 07:54 本頁(yè)面
【正文】 第一章（第 1講） EDA概述 EDA技術(shù)及發(fā)展 20世紀(jì)末 ， 數(shù)字電子技術(shù)的飛速發(fā)展 ， 有力地推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化的提高 。 在其推動(dòng)下 ，數(shù)字電子技術(shù)的應(yīng)用已經(jīng)滲透到人類生活的各個(gè)方面 。 從計(jì)算機(jī)到手機(jī) ， 從數(shù)字電話到數(shù)字電視 ， 從家用電器到軍用設(shè)備 ， 從工業(yè)自動(dòng)化到航天技術(shù) ， 都盡可能采用了數(shù)字電子技術(shù) 。 微電子技術(shù) ， 即大規(guī)模集成電路加工技術(shù)的進(jìn)步是現(xiàn)代數(shù)字電子技術(shù)發(fā)展的基礎(chǔ) 。 目前 ， 在硅片的單位面積上集成的晶體管數(shù)量越來(lái)越多 ， 1978年推出的 8086微處理器芯片集成的晶體管數(shù)是 4萬(wàn)只 ， 到 2023年推出的Pentium4微處理器芯片的集成度上升到 4200萬(wàn)只晶體管 ，2023年生產(chǎn)可編程邏輯器件 （ PLD） 的集成度達(dá)到 5億只晶體管 ， 包含的邏輯元件 （ Logic Elements， LEs） 有 18萬(wàn)個(gè) ，2023年生產(chǎn)的 PLD中的 LEs達(dá)到 68萬(wàn)個(gè) , 2023年生產(chǎn)的 PLD中的 LEs達(dá)到 180萬(wàn)個(gè) 。 原來(lái)需要成千上萬(wàn)只電子元器件組成的計(jì)算機(jī)主板或彩色電視機(jī)電路 ， 現(xiàn)在僅用一片或幾片超大規(guī)模集成電路就可以代替 ， 現(xiàn)代集成電路已經(jīng)能夠?qū)崿F(xiàn)單片電子系統(tǒng) SOC（ System On a Chip） 的功能 。 In the future, very few electronic equipment can exist without programmable logic. Programmability is the future of electronic system design. Fixed function SOC’s (SystemonaChips) will bee less and less practical. The high development cost, long development time and lack of flexibility often render SOC’s to be obsolete soon after they e out of initial production. 在將來(lái)，幾乎沒(méi)有電子設(shè)備不用可編程邏輯而還能夠存在?？删幊绦允请娮酉到y(tǒng)設(shè)計(jì)的前景。固定功能的片上系統(tǒng) SOC’s開發(fā)成本高、周期長(zhǎng)及缺乏靈活性常常使得它們剛一形成初始產(chǎn)品就過(guò)時(shí)了，其應(yīng)用將越來(lái)越少。 Altera pioneered SOPC by putting the “P” in “SOC”. P=Programmability=Flexibility. Nios Ⅱ , Altera’s popular soft core RISC CPU, is at the heart of SOPC design. Altera’s DSP Builder can design the high speed subsystem for Nios. Its characteristic is module feature design. Altera將 “ P” 植入于 “ SOC”之中而首創(chuàng)了 SOPC，這里 P=可編程性 =靈活性。 Altera公司廉價(jià)而通俗的RISC( Reduced Instruction Set Computer,精簡(jiǎn)指令集計(jì)算機(jī) )CPU軟核 Nios Ⅱ 是 SOPC（ Systemona Programmable Chip,單芯片片上可編程系統(tǒng)）設(shè)計(jì)的核心。 Altera DSP Builder 可以為 Nios設(shè)計(jì)高速子系統(tǒng)，而模塊化設(shè)計(jì)是其特點(diǎn)。 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA（ Electronic Design Automation）技術(shù)。 EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在 EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言 HDL（ Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、仿真，直至下載到可編程邏輯器件 CPLD／ FPGA或?qū)Ｓ眉呻娐?ASIC（ Application Specific Integrated Circuit）芯片中，實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。 EDA技術(shù)使得電子電路設(shè)計(jì)者的工作僅限于利用硬件描述語(yǔ)言和 EDA軟件平臺(tái)來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，極大地提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期，節(jié)省了設(shè)計(jì)成本。 EDA是在 20世紀(jì) 90年代初從計(jì)算機(jī)輔助設(shè)計(jì) (CAD :Computer Aided Design)、計(jì)算機(jī)輔助制造（ CAM: Computer Aided Manufacture ）、計(jì)算機(jī)輔助測(cè)試（ CAT: Computer Aided Test）和計(jì)算機(jī)輔助工程（ CAE: Computer Aided Engineering ）的概念發(fā)展而來(lái)的。一般把 EDA技術(shù)的發(fā)展分為 CAD、CAE和 ESDA (Electronic System Design Automation)這三個(gè)階段。 20世紀(jì) 70年代的 CAD階段 CAD（ Computer Aided Design，計(jì)算機(jī)輔助設(shè)計(jì)）是 EDA技術(shù)發(fā)展的早期階段，在這個(gè)階段，人們開始利用計(jì)算機(jī)取代手工勞動(dòng)。但當(dāng)時(shí)的計(jì)算機(jī)硬件功能有限，軟件功能較弱，人們主要借助計(jì)算機(jī)對(duì)所設(shè)計(jì)的電路進(jìn)行一些模擬和預(yù)測(cè)，輔助進(jìn)行集成電路版圖編輯、印制電路板（ Printed Circuit Board，PCB）布局布線等簡(jiǎn)單的版圖繪制工作。 20世紀(jì) 80年代的 CAE階段 CAE（ Computer Aided Engineering,計(jì)算機(jī)輔助工程）是在 CAD的工具逐步完善的基礎(chǔ)上發(fā)展起來(lái)的，尤其是人們?cè)谠O(shè)計(jì)方法學(xué)、設(shè)計(jì)工具集成化方面取得了長(zhǎng)足的進(jìn)步，可以利用計(jì)算機(jī)作為單點(diǎn)設(shè)計(jì)工具，并建立各種設(shè)計(jì)單元庫(kù)，開始用計(jì)算機(jī)將許多單點(diǎn)工具集成在一起使用，大大提高了工作效率。 20世紀(jì) 90年代的 ESDA階段 電子系統(tǒng)設(shè)計(jì)自動(dòng)化 (ESDA， Electronic System Design Automation)階段。隨著 微電子技術(shù)的發(fā)展，速度更快、容量更大、功能更強(qiáng)的 PLD的不斷推出，對(duì)數(shù)字電子系統(tǒng) 的設(shè)計(jì)提出了更高的要求。出現(xiàn)了以利用硬件描述語(yǔ)言、系統(tǒng)仿真和綜合技術(shù)為特征的 第三代 EDA技術(shù)。其特點(diǎn)是
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1