芯片制造工藝與芯片測試(已修改)
2025-08-17 15:50 本頁面
【正文】 芯片制造工藝與芯片測試 展訊通信 – 人力資源部 – 培訓(xùn)與發(fā)展組 2022/8/19 2 芯片的制造工藝 ?1 IC 產(chǎn)業(yè)鏈 ?2 Wafer 的加工過程 ?3 IC 的封裝過程 ?4 芯片的測試 ? 芯片工藝制造小結(jié) 2022/8/19 3 一、 IC 產(chǎn)業(yè)鏈 IC 應(yīng)用 硅片 掩膜 半導(dǎo)體設(shè)備 材料廠商 IP/設(shè)計(jì)服務(wù) IC設(shè)計(jì) IC IC 掩膜數(shù)據(jù) 用戶需求 Wafer CP Wafer加工 封裝 Test 交貨 成品 中測 2022/8/19 4 ? 半導(dǎo)體圓柱單晶硅的生長過程 制備 Wafer 2022/8/19 5 成 膜清 洗 與 干 燥 光 蝕 刻 熱 處 理 化 學(xué) 機(jī) 械 研 磨（ C M P ） 外 觀 及 性 能 測 試 雜 質(zhì) 添 加 蝕 刻二、 Wafer加工過程 2022/8/19 6 光刻 Photolithography 2022/8/19 7 1. Wafer prepare, deep Nwell litho and impl. Deep Nwell 二、 Wafer加工過程 2022/8/19 8 Deep Nwell 二、 Wafer加工過程 2. Pad oxide, nitride deposit, diffusion litho, trench etch 2022/8/19 9 Deep Nwell 3. Trench oxide, litho, etch and CMP。 Nitride remove and sac oxide 二、 Wafer加工過程 2022/8/19 10 Deep Nwell 4. Pwell litho, impl., VTN impl. 二、 Wafer加工過程 2022/8/19 11 Deep Nwell 5. Nwell litho, impl.。 VTP photo, impl. 二、 Wafer加工過程 2022/8/19 12 Deep Nwell 二、 Wafer加工過程 6. Sac oxide remove, gate1 oxide and litho, gate2 oxide 2022/8/19 13 Deep Nwell 7. Poly deposit, litho, and etch。 NLDD photo and impl.。 PLDD photo and impl.。 Spacer dep. and etch 二、 Wafer加工過程 2022/8/19 14 Deep Nwell 8. N+ S/D photo and impl.。 P+ S/D photo and impl. 二、 Wafer加工過程 2022/8/19 15 Deep Nwell 二、 Wafer加工過程 9. RPO deposit, photo and etch。 Salicide formation 2022/8/19 16 Deep Nwell 二、 Wafer加工過程 10. ILD dep. and CMP 2022/8/19 17 Deep Nwell 二、 Wafer加工過程 11. Cont photo and etch。 W dep. and CMP 2022/8/19 18 Deep Nwell 二、 Wafer加工過程 12. Met1 dep., photo and etch 2022/8/19 19 Deep Nwell 二、 Wafer加工過程 13. Via1, Met2, Via2, Met3, Via3, Met4, CTM4, Via4, TME 2022/8/19 20 Deep Nwell 二、 Wafer加工過程 14. Passivation dep., photo, and etch。 Alloy 2022/8/19 21 2022/8/19 22 F R O N T E N D 前 線W A F E R S A W晶 圓 切 割B A C K G R I N D I N G 晶 圓 背 面 研 磨D I E B O N D上 片W I R E B O N D焊 線 封裝流程 B A C K E N D 后 線M
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1