【正文】 畢業(yè)設計（畢業(yè)論文）系 別： 電子與電氣工程學院 專 業(yè)： 電子信息工程技術(shù) 班 級： 學 生 姓 名： 學 生 學 號： 設計（論文）題目： 基于FPGA技術(shù)的數(shù)字存儲示波器設計 指 導 教 師： 設 計 地 點： 起 迄 日 期： 常州信息職業(yè)技術(shù)學院電子與電氣工程學院 畢業(yè)設計論文畢業(yè)設計（論文）任務書專業(yè) 電子信息 班級 姓名 一、課題名稱： 基于FPGA技術(shù)的數(shù)字存儲示波器設計 二、主要技術(shù)指標： （1） 帶寬：100MHz （2）垂直靈敏度：10mv—5v/div （3） 水平靈敏度：—5s/div （4）輸入阻抗：1MΩ （5）存儲深度：4KB （6）顯示：LED （7）通道：單通道 等 三、工作內(nèi)容和要求：本設計的數(shù)據(jù)采集采用高速模／數(shù)轉(zhuǎn)換器ADl674(A／D)，直接用FPGA準確定時控制ADC的采樣速率，實現(xiàn)整個頻段的全速采樣。數(shù)據(jù)的存儲采用雙口RAM(UT62256)存儲采樣量化后的波形數(shù)據(jù)，同樣用FPGA控制RAM的地址線。整個系統(tǒng)采用單通道的方式，信號進來首先經(jīng)過前端的調(diào)理電路把信號電壓調(diào)整到AD的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號衰減電路和信號放大電路所組成。調(diào)節(jié)后的信號再送到AD變換電路里面完成信號的數(shù)字化。然后把AD轉(zhuǎn)換后的數(shù)據(jù)送到FPGA中，并把數(shù)據(jù)保存到FPGA中的FIFO中，F(xiàn)PGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測、時基電路等。 主要參考文獻：[1]楊剛、龍海燕．現(xiàn)代電子技術(shù)一VHDL與數(shù)字系統(tǒng)設計[M]．北京：電子工業(yè)出版社．2004． [2]侯伯亨、顧新．VHDL硬件描述語言與數(shù)字邏輯電路設計[M]．西安：兩安電子科技人學．1999． [3]潘松下、國棟帥．L實用教程[M]．成都：成都電子科技大學出版社．2000． [4]潘松下、黃繼業(yè)．EDA技術(shù)實用教程[M]北京：科學出版社．2002． [5]王振紅．VHDL數(shù)字電路設計與應用實踐教程[M]．北京機械工業(yè)出版社．2003． 學 生（簽名） 2010年 5月 7日 指 導 教師（簽名） 2010年 5月10日 教研室主任（簽名） 2010年 5月10日 系 主 任（簽名 ） 2010年 5月12日畢業(yè)設計（論文）開題報告設計（論文題目）基于FPGA技術(shù)的數(shù)字存儲示波器設計一、選題的背景和意義：高速數(shù)字化采集技術(shù)和FPGA技術(shù)的發(fā)展已經(jīng)對傳統(tǒng)測試儀器產(chǎn)生了深刻的影響。數(shù)字存儲示波器(DS0)是模擬示波器技術(shù)、數(shù)字化測量技術(shù)、計算機技術(shù)的綜合產(chǎn)物，它主要以微處理器、數(shù)字存儲器、A／D轉(zhuǎn)換器和D／A轉(zhuǎn)換器為核心，輸入信號首先經(jīng)A／D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號，然后存儲在RAM中，需要時再將RAM中的內(nèi)容讀出，經(jīng)D／A轉(zhuǎn)換器恢復為模擬信號顯示在示波器上，或者通過接口與計算機相連對存儲的信號作進一步處理，這樣可大大改進顯示特性，增強功能，便于控制和智能化。這種DSO中看到的波形是由采集到的數(shù)據(jù)經(jīng)過重構(gòu)后得到的波形，而是加到輸入端上信號的波形。本文采用基于FPGA的方式進行數(shù)據(jù)采集、數(shù)據(jù)處理等功能的設計。這種設計方案在高速數(shù)據(jù)采集上具有很多優(yōu)點，如體積小、功耗低、時鐘頻率高、內(nèi)部延時小、全部控制邏輯由硬件完成等，另外編程配置靈活、開發(fā)周期短、利用硬件描述語言來編程，可實現(xiàn)程序的并行執(zhí)行，這將會大大提高系統(tǒng)的性能，有利于在系統(tǒng)設計和現(xiàn)場運行后對系統(tǒng)進行修改、調(diào)試、升級等。二、課題研究的主要內(nèi)容：本設計的數(shù)據(jù)采集采用高速模／數(shù)轉(zhuǎn)換器ADl674(A／D)，直接用FPGA準確定時控制ADC的采樣速率，實現(xiàn)整個頻段的全速采樣。數(shù)據(jù)的存儲采用雙口RAM(UT62256)存儲采樣量化后的波形數(shù)據(jù)，同樣用FPGA控制RAM的地址線。UT62256具有相互獨立的數(shù)據(jù)線、地址線、片選線和讀／寫控制線，它們可對RAM內(nèi)部的存儲單元分時進行讀／寫操作。并且互不影響，解決了高速存儲和讀取的問題。將所存儲的信號通過數(shù)／模轉(zhuǎn)換器AD767轉(zhuǎn)換，用一臺普通示波器顯示。該系統(tǒng)資源利用率較高，數(shù)據(jù)轉(zhuǎn)換和存儲采用獨立集成芯片；系統(tǒng)控制以FPGA為核心，從而提高了系統(tǒng)的性能，且易于實現(xiàn)系統(tǒng)的升級。三、主要研究（設計）方法論述：根據(jù)設計指標要求，基于FPGA的系統(tǒng)結(jié)構(gòu)主要南模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、FPGA數(shù)據(jù)處理、數(shù)據(jù)存儲四部分組成。由垂直分辨率大于或等于32點／div可失NA／D、D／A轉(zhuǎn)換器至少8位，系統(tǒng)選用AD976(16位A／D轉(zhuǎn)換器)和AD669(16位D／A轉(zhuǎn)換器)，由于受PLC I／OH數(shù)量的影響，AD976和DA669使用其中13位，RAM選HM6264(64k)，時鐘采用125kHz，PLC選用EPFl0K10LC84—3。模擬信號通過AID轉(zhuǎn)換器將信號輸入給FPGA，F(xiàn)PGA根據(jù)相關指令進行數(shù)據(jù)存儲至RAM或?qū)?shù)據(jù)從RAM讀出送給D／A轉(zhuǎn)換器轉(zhuǎn)換成模擬信號輸出。步驟：硬件電路的設計與調(diào)試 軟件的設計及調(diào)試 整體調(diào)試與測試四、設計（論文）進度安排：時 間工 作 內(nèi) 容～熟悉課題，明確任務要求，調(diào)研，收集資料?！芯勘敬萎厴I(yè)設計的思路,并制定框架?！鶕?jù)框架內(nèi)容完成設計論文初稿?！珪鴮懺O計說明書～在指導老師的幫助下進行修改，進一步完善初稿最終完成設計?！閷嵪嚓P論點、論據(jù)，準備畢業(yè)設計的答辯。五、指導教師意見：　　　　　　　　　　　　 指導教師簽名： 2010 年 5 月 10 日六、系部意見：　　　　　　　　　　　 系主任簽名： 2010年 5 月 11 日常州信息職業(yè)技術(shù)學院電子與電氣工程學院 畢業(yè)設計論文目錄摘要Abstract第1章 前言………………………………………………………………….1 數(shù)字存儲示波器的發(fā)展概況…………………………………………….1 本文所做的研究工作…………………………………………………….1第2章 示波器的工作原理……………………………………………..3 模擬示波器的基本工作原理…………………………………………….3 數(shù)字存儲示波器的工作原理…………………………………………….4第3章 DSP處理器和FPGA的開發(fā)過程簡介…………………..5 DSP處理器的開發(fā)過程和應用…………………………………………..5 FPGA的開發(fā)過程與應用 ……………………………………………….6第4章 整體設計方案…………………………………………………….8 系統(tǒng)整體設計流程圖…………………………………………………….8 整個系統(tǒng)的性能指標…………………………………………………….9 系統(tǒng)的實現(xiàn)方案………………………………………………………….9 元器件的選擇…………………………………………………………...11第5章 整個系統(tǒng)硬件設計…………………………………………12 前端數(shù)據(jù)采集部分硬件電路設計……………………………………...12 FPGA外圍電路的設計和內(nèi)部邏輯電路設計………………………….17 DSP部分的硬件設計……………………………………………………24第6章 系統(tǒng)軟件設計…………………………………………………….29………………………………………………………………29……………………………………………………33……………………………………………………………35第7章 結(jié)束語……………………………………………………………….37答謝辭參考文獻摘要數(shù)字存儲示波器在儀器儀表領域中占有重要的地位，應用范圍相當廣泛，所以對示波器的研制有重要的理論和實際意義。本文針對數(shù)字存儲示波器的設計進行了深入的研究，旨在研制出100MHz帶寬的數(shù)字存儲示波器。從各個方面考慮，選用了DSP、FPGA和單片機的方案來設計整個系統(tǒng)。整個系統(tǒng)采用單通道的方式。信號進來首先經(jīng)過前端的調(diào)節(jié)電路把信號電壓調(diào)整到AD的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號衰減電路和信號放大電路所組成。調(diào)節(jié)后的信號再送到AD變換電路里面完成信號的數(shù)字化。然后把AD轉(zhuǎn)換后的數(shù)據(jù)送到FPGA中，并把數(shù)據(jù)保存到FPGA中的FIFO中，F(xiàn)PGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測、時基電路等。由于本文采用FPGA，使得數(shù)字存儲示波器的設計比較靈活，容易升級。可以根據(jù)自己的需要進行相關的改進，例如對外圍電路做進一步地擴展。關鍵詞：DSP；FPGA；LCD；單片機；數(shù)字存儲示波器ABSTRACTDigital storage oscilloscopes play an important role in the field of instrumentation，it has a wide range of applications，the development of the oscilloscope has a very important theoretical and practical significance．In this paper, we have do a lot of work to the design of digltal storage oscilloscope．The goal is aimed at the development of the repeat 100MHz bandwidth digital storage oscilloscope．Considereing from various aspects，we select DSP,FPGA and microcontroller to design the whole system．The whole system is single channel．The signa that e in from the first frontend have been changed a fit voltage which put into a voltage signal AD．Frontend circmts here mainly are posed of by signal attenuation and signal amplifier circuit．After the frontend,the signals have changes the digital signal the by AD circuit．This data has been sent to FPGA，the data is sa