畢業(yè)設(shè)計(jì)論文—基于fpga的電子琴設(shè)計(jì)(已修改)
2024-12-19 16:31 本頁(yè)面
【正文】 紫瑯職業(yè)技術(shù)學(xué)院 畢業(yè)設(shè)計(jì) 題 目： 基于 FPGA 的電子琴設(shè)計(jì) 副 標(biāo) 題： 學(xué) 生 姓 名： 唐張鵬 所在系、專(zhuān)業(yè)： 機(jī)電工程系、機(jī)電一體化技術(shù) 班 級(jí)： 機(jī)電 3093 指 導(dǎo) 教 師： 郭愛(ài)云、孫健華 日 期： 摘 要 I 摘 要 電子琴屬于電子樂(lè)器，發(fā)音音量可以自由調(diào)節(jié)。音域較寬，和聲豐富，甚至可以演奏出一個(gè)管弦樂(lè)隊(duì)的效果，表現(xiàn)力極其豐富。隨著社會(huì)的發(fā)展和家長(zhǎng)對(duì)孩子多方面綜合素質(zhì)培養(yǎng)的重視 ，學(xué)習(xí)電子琴也普遍開(kāi)來(lái)。當(dāng)前市場(chǎng)上的電子琴價(jià)格昂貴，且產(chǎn)品升級(jí)換代必須更新大部分的硬件，很難降低其生產(chǎn)成本 .FPGA 技術(shù)的出現(xiàn)及迅速發(fā)展，為利用軟件實(shí)現(xiàn)較大規(guī)模的數(shù)字電路設(shè)計(jì)提供了方便，降低了數(shù)字電路的設(shè)計(jì)周期和相關(guān)產(chǎn)品的成本。 FPGA（ Field－ Programmable Gate Array），現(xiàn)場(chǎng)可編程門(mén)陣列，它是在 PAL、 GAL、CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為 專(zhuān)用集成電路 （ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的 缺點(diǎn)。結(jié)合 VHDL 硬件描述語(yǔ)言是電子琴的設(shè)計(jì)簡(jiǎn)單方便，極大的降低生產(chǎn)成本。 VHDL 能提供高階電路描述語(yǔ)言的方式，讓復(fù)雜的電路可以通過(guò) VHDL 編輯器的電路合成方式，輕易而且快速的達(dá)到設(shè)計(jì)的規(guī)格。由于 VHDL 電路描述語(yǔ)言能涵蓋的范圍相當(dāng)廣，能適用于各種不同階層的設(shè)計(jì)工程師的需要，所以 VHDL 電路設(shè)計(jì)毫無(wú)疑問(wèn)的成為硬件設(shè)計(jì)工程師的必備工具。 本設(shè)計(jì)使用的是 Altera公司的 MAX7000B系列中的 EPM7128BTC1444和上海虹航高科技有限公司推出的集實(shí)驗(yàn)與開(kāi)發(fā)與一體的 EDA 實(shí)驗(yàn)箱。 在 MAX+plus11 軟件 上 編程及仿真，完成對(duì)各個(gè)模塊功能的虛擬實(shí)現(xiàn)。 關(guān)鍵詞 ： 電子琴； FPGA/CPLD； VHDL 語(yǔ)言設(shè)計(jì)； MAX+plus11 目 錄 I 目 錄 摘 要 .......................................................................................................................................... I 目 錄 .......................................................................................................................................... I 前言 ........................................................................................................................................ 1 系統(tǒng)設(shè)計(jì)總述 .......................................................................................................................... 2 ............................................................................................................................. 2 ............................................................................................................................. 2 總體設(shè)計(jì)流程圖 ............................................................................................................. 2 音符頻率的 取得 ............................................................................................................. 2 樂(lè)曲節(jié)奏的控制 ............................................................................................................. 3 總體程序設(shè)計(jì) .......................................................................................................................... 4 ............................................................................................................ 4 VHDL程序設(shè)計(jì) ................................................................................................... 4 ............................................................................................................................. 6 分頻器模塊 .................................................................................................................... 7 防抖動(dòng)模塊 .................................................................................................................... 8 鍵盤(pán)譯碼模塊 ................................................................................................................ 9 VHDL音樂(lè)硬件演奏電路系統(tǒng)仿真與調(diào)試 .............................................................................. 11 ..........
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1