【正文】 eter, andhow to replace traditional electrical design with burgeoning EDA develop period can be short because of the programmable FPGA and the design method which is simple and variable. It can also make the taxi count meter smaller and more the basic functions of taxi count meter, some new ideas are added concerning about the particularity of this calling. It bees more transplantable and easier to upgrade by using of the FPGA and programming with VHDL linkage between the cost factors which can be influenced by oil and the taxi cost may be possible through the flexible setting of the cost calculation make the design more practical value. Key Words: taxi meter。 FPGA。 MAX+ PLUS。 VHDL 南昌工程學(xué)院 本 科 畢業(yè)設(shè)計(jì)（論文） 1 第一 章 引言 最近幾年出租車行業(yè)發(fā)展迅速，在全國(guó)有幾千家出租車公司，出租車計(jì)費(fèi)器的市場(chǎng)非常龐大。傳統(tǒng)的出租車計(jì)費(fèi)器由于發(fā)展使用了十幾年，在穩(wěn)定性、成本、以及使用習(xí)慣上都具有一些優(yōu)勢(shì)。利用 MCU 如 89C51 單片機(jī)實(shí)現(xiàn)汽車計(jì)費(fèi)器的設(shè)計(jì)，大部分的功能可以用單片機(jī)來(lái)實(shí)現(xiàn)。但是單片機(jī)程序是不通用的，不同的芯片有不同的指令集，因此設(shè)計(jì)研發(fā)比較困難，周期長(zhǎng)。如果系統(tǒng)設(shè)計(jì)的不好，則系統(tǒng)不是很穩(wěn)定，而且靈活度不夠，不易實(shí)現(xiàn)功能復(fù)雜的設(shè)計(jì)。隨著出租車價(jià)格市場(chǎng)化，許多因素主導(dǎo)了出租車行業(yè)成本的波動(dòng)。例如：油價(jià)的波動(dòng)、季節(jié)天氣的變化，時(shí)時(shí)刻刻對(duì)其產(chǎn)生著影響，其價(jià)格也會(huì)隨之波動(dòng)。這些都對(duì)傳統(tǒng)的出租車計(jì)費(fèi)器提出了更高的要求。 而 FPGA 等數(shù)字可編程器件的出現(xiàn)徹底解決了這個(gè)問(wèn)題，而且性能更穩(wěn)定、設(shè)計(jì)更靈活、能實(shí)現(xiàn)較復(fù)雜的功能，運(yùn)用 EDA 軟件可方便的在電腦上實(shí)現(xiàn)設(shè)計(jì)與仿真。本設(shè)計(jì)基于 FPGA 的出租車計(jì)費(fèi)器主要由Altera 公司的 ACEX 系列芯片，以及一些外部電路組成。使用軟件 MAX+PLUS 和超高速硬件描述語(yǔ)言 VHDL 來(lái)實(shí)現(xiàn) LCD 顯示 (包括時(shí)鐘、車速、等待時(shí)間、行駛路程、總費(fèi)用、開(kāi)始計(jì)費(fèi)和停止、參數(shù)設(shè)定菜單以及營(yíng)運(yùn)額統(tǒng)計(jì) 顯示切換 )、計(jì)價(jià)標(biāo)準(zhǔn)靈活設(shè)定、按白天深夜不同計(jì)價(jià)標(biāo)準(zhǔn)自動(dòng)計(jì)費(fèi)、模擬車輪驅(qū)動(dòng)等功能。FPGA 是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，未來(lái)必定會(huì)取代部分落伍的數(shù)字器件。 第二章 概述 2 第二章 概述 方案論證 出租車計(jì)費(fèi)器現(xiàn)狀和挑戰(zhàn) 最近幾年出租車行業(yè)發(fā)展迅速，在全國(guó)有幾千家出租車公司，出租車計(jì)費(fèi)器的市場(chǎng)非常龐大。目前市場(chǎng)上使用的出租車計(jì)費(fèi)器主要采用的都是利用 MCU 如89C51 單片機(jī)實(shí)現(xiàn)的計(jì)費(fèi)器設(shè)計(jì)，顯示方式上主要采用的是固定顯示內(nèi)容的 LED 顯示。如圖 ： 圖 傳統(tǒng) LED 顯示的計(jì)費(fèi)器 傳統(tǒng)的出租車計(jì)費(fèi)器由于發(fā)展使用了十幾年，在穩(wěn)定性、成本、以及使用習(xí)慣上都具有一些優(yōu)勢(shì)，但是隨著出租車價(jià)格市場(chǎng)化，許多因素主導(dǎo)著出租車行業(yè)的成本。例如：油價(jià)的波動(dòng)、季節(jié)天氣的變化等都時(shí)時(shí)刻刻影響著其價(jià)格的變動(dòng)。這些情況都對(duì)傳統(tǒng)的出租車計(jì)費(fèi)器提出了更高的要求。近一年來(lái)，各大城市都在對(duì)出租車價(jià)格進(jìn)行調(diào)整，由于數(shù)量太多，很多城市的調(diào)價(jià)甚至需要一個(gè)月的時(shí)間才能完成，經(jīng)常會(huì)同一時(shí)間出現(xiàn)幾個(gè)價(jià)格，有的城市的出租車上還會(huì)出現(xiàn)司機(jī)人工計(jì)價(jià)的尷尬情形。這些都暴露了傳統(tǒng)計(jì)費(fèi)器在 靈活性和升級(jí)換代能力的天生不足。 傳統(tǒng)計(jì)費(fèi)器的不足可以體現(xiàn)在以下幾點(diǎn)： 1．產(chǎn)品更新周期長(zhǎng) 傳統(tǒng)計(jì)費(fèi)器利用 MCU 如 89C51 單片機(jī)實(shí)現(xiàn)汽車計(jì)費(fèi)器的設(shè)計(jì)，大部分的功能可以用單片機(jī)來(lái)實(shí)現(xiàn)。但是單片機(jī)程序是不通用的，不同的芯片有不同的指令集，因此設(shè)計(jì)研發(fā)比較困難，周期長(zhǎng)。如果系統(tǒng)設(shè)計(jì)的不好，則系統(tǒng)不是很穩(wěn)定，而且靈活度不夠，不易實(shí)現(xiàn)功能復(fù)雜的設(shè)計(jì)。 2．計(jì)價(jià)方式的不靈活 每次計(jì)價(jià)標(biāo)準(zhǔn)的修改都需要將芯片從新燒錄，使得每次調(diào)價(jià)都需要耗費(fèi)大量南昌工程學(xué)院 本 科 畢業(yè)設(shè)計(jì)（論文） 3 的人力物力，很難達(dá)到目前油價(jià)聯(lián)動(dòng)的需求。 3．顯示方式的不靈活 由于傳統(tǒng) 計(jì)費(fèi)器采用 LED 顯示，看似簡(jiǎn)單、方便，但是這種方式要求計(jì)費(fèi)器外形設(shè)計(jì)固定化，如果需要改變顯示內(nèi)容，甚至需要整個(gè)設(shè)備的更換，不利于產(chǎn)品的理想升級(jí)。 這些都體現(xiàn)了目前對(duì)出租車計(jì)費(fèi)器市場(chǎng)更新?lián)Q代的需求。 解決方案 考慮到目前出租車行業(yè)迅猛發(fā)展的趨勢(shì)以及對(duì)計(jì)費(fèi)器更高的靈活性要求，本設(shè)計(jì)希望嘗試一些新的方法來(lái)予以解決。 FPGA 取代 MCU 隨著 FPGA 等數(shù)字可編程器件的出現(xiàn)解決傳統(tǒng)電子設(shè)計(jì)不能完成的任務(wù)，利用 FPGA來(lái)實(shí)現(xiàn)出租車計(jì)費(fèi)器?？尚行院芨?，而且電路簡(jiǎn)單，大大減少外圍器件，可以用軟 件完全仿真，靈活度高，可以設(shè)計(jì)一些復(fù)雜的系統(tǒng)，而且編好的系統(tǒng)可以在不同的 FPGA 或 CPLD芯片上通用。 FPGA 能完成任何數(shù)字器件的功能，使用 FPGA 來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少 PCB 面積，提高系統(tǒng)的可靠性。同時(shí)由于 FPGA 的功能完全取決于 VHDL 語(yǔ)言編寫(xiě)的程序，不拘泥于某種芯片的特殊指令，更加提高了產(chǎn)品的更新?lián)Q代能力。 通過(guò)設(shè)計(jì)此功能模塊可以使得計(jì)價(jià)標(biāo)準(zhǔn)設(shè)計(jì)更加靈活，體現(xiàn)目前出租車行業(yè)發(fā)展的需要，使運(yùn)價(jià)、油價(jià)聯(lián)動(dòng)成為可能。 FPGA 介紹 FPGA 發(fā)展?fàn)顩r FPGA 是現(xiàn)場(chǎng)可編程門(mén)陣列（ Field Programable Gate Array)的簡(jiǎn)稱， FPGA 是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于 70 年代單片機(jī)的發(fā)明和使用。 Actel 公司于 2020 年 1 月 24 日在美國(guó)加利福尼亞總部發(fā)布了它的 ProASIC3 和 ProASIC3E 系列的 FPGA。這是該公司第三代的基于 Flash 的可編程邏輯方案。這些新的 ProASIC3 最低價(jià)將達(dá)到 美元，代表了全球最低成本的 FPGA，并且相對(duì)于基于 SRAM 的 FPGA 來(lái)說(shuō)具有保密的優(yōu)勢(shì)。基于 Flash 的 FPGA 可以提第二章 概述 4 供加密、低功耗、上電工作、可重復(fù)編程的方案。而最近 Lattice 公司發(fā)布了其新一代 90nm 高性能 FPGA： LatticeSC 系列。該系列 FPGA 采用日本富士通CS100A 90nm 工藝制造，集成了 高速 SERDES 模塊，多種形式的嵌入式 RAM，以及嵌入式定制 ASIC 模塊。邏輯容量從容量從 1 萬(wàn) 5 千到 11 萬(wàn) 5 千個(gè)LUTs。該系列將成為 Lattice 公司目前性能最高的 FPGA 主攻高速系統(tǒng)應(yīng)用領(lǐng)域。 從這些都可以看出可編程器件已成為現(xiàn)在及未來(lái)很長(zhǎng)一段時(shí)間的主流，用它來(lái)實(shí)現(xiàn)出租車計(jì)費(fèi)系統(tǒng)可以省去很多外圍電路，穩(wěn)定，簡(jiǎn)單有效，可以設(shè)計(jì)出很多復(fù)雜強(qiáng)大的功能，提高產(chǎn)品競(jìng)爭(zhēng)力。 FPGA 的結(jié)構(gòu)與原理 目前生產(chǎn) FPGA 的公司主要有 Xilinx、 Altera、 Actel、 Lattice、 QuickLogic 等，生產(chǎn)的 FPGA 品種和型號(hào)繁多。盡管這些 FPGA 的具體結(jié)構(gòu)和性能指標(biāo)各有特色，但它們都有一個(gè)共同之處，即由邏輯功能塊排成陣列，并由可編程的互連資源連接這些邏輯功能塊，從而實(shí)現(xiàn)不同的設(shè)計(jì)。 典型的 FPGA 通常包含三類基本資源：可編程邏輯功能塊、可編程輸入 /輸出塊和可編程互連資源?？删幊踢壿嫻δ軌K是實(shí)現(xiàn)用戶功能的基本單元，多個(gè)邏輯功能塊通常規(guī)則地排成一個(gè)陣列結(jié)構(gòu)，分布于整個(gè)芯片；可編程輸入 /輸出塊完成芯片內(nèi)部邏輯與外部管腳之間的接口，圍繞在邏輯單元陣列四周；可編程內(nèi)部互連資源包括各種長(zhǎng)度的連線線段和一些可編程連接開(kāi)關(guān)，它們將各個(gè)可編程邏輯塊或輸入 /輸出塊連接起來(lái)，構(gòu)成特定功能的電路。用戶可以通過(guò)編程決定每個(gè)單元的功能以及它們的互連關(guān)系，從而實(shí)現(xiàn)所需的邏輯功能。不同廠家或不同型號(hào)的 FPGA， 在可編程邏輯塊的內(nèi)部結(jié)構(gòu)、規(guī)模、內(nèi)部互連的結(jié)構(gòu)等方面經(jīng)常存在較大的差異。 除了上述構(gòu)成 FPGA 基本結(jié)構(gòu)的三除了上述構(gòu)成 FPGA 基本結(jié)構(gòu)的三種資源以外，隨著工藝的進(jìn)步和應(yīng)用系統(tǒng)需求的發(fā)展，一般在 FPGA 中還可能包含以下可選資源： 存儲(chǔ)器資源（塊 RAM、分布式 RAM）； 數(shù)字時(shí)鐘管理單元（分頻 /倍頻、數(shù)字延遲、時(shí)鐘鎖定）； 算數(shù)運(yùn)算單元（高速硬件乘法器、乘加器）； 多電平標(biāo)準(zhǔn)兼容的 I/O 接口； 南昌工程學(xué)院 本 科 畢業(yè)設(shè)計(jì)（論文） 5 高速串行 I/O 接口； 特殊功能模塊（以太網(wǎng) MAC 等硬 IP 核）； 微處理器（ PowerPC405 等硬處理器 IP 核）。 基本組成 ? SRAM 基于靜態(tài)內(nèi)存 static memory 技術(shù)。系統(tǒng)內(nèi)可編程化和再程式化（ reprogrammable）。須要外部啟動(dòng)元件（ external boot devices） CMOS。 ? Antifuse 單一時(shí)間可編程化。 CMOS. ? EPROM 可清除可編程化只讀內(nèi)存技術(shù) ? EEPROM 可清除可編程化只讀內(nèi)存技術(shù) ? Flash Flasherase EPROM technology. ? Fuse 一個(gè)時(shí)間可編程化。 Bipolar. VHDL 硬件描述語(yǔ)言 VHDL（ VeryHighSpeed Integrated Circuit Hardware Description Language）即超高速 集成電路 硬件描述語(yǔ)言 ，在基于 CPLD／ FPGA 和 ASIC 的 數(shù)位系統(tǒng) 設(shè)計(jì)中有著廣泛的應(yīng)用。 有專家認(rèn)為，在新世紀(jì)中， VHDL 與 Verilog HDL 語(yǔ)言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 VHDL 語(yǔ)言誕生于 1983年 ， 1987年 被 美國(guó)國(guó)防部 和 IEEE 確定為標(biāo)準(zhǔn)的硬件描述語(yǔ)言。自從 IEEE 發(fā)布了 VHDL 的第一個(gè)標(biāo)準(zhǔn)版本 IEEE 10761987后，各大EDA 公司都先后推出了自己支援 VHDL 的 EDA 工具。 VHDL 在電子設(shè)計(jì)行業(yè)得到了廣泛的認(rèn)同。此后 IEEE 又先后發(fā)布了 IEEE 10761993和 IEEE 10762020版本。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分，即端口）和內(nèi)部（或稱不可視部分），即設(shè)計(jì)實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界 面后，一旦內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)可以直接調(diào)用這個(gè)實(shí)體