《電子科大vhdl》ppt課件-文庫吧
2025-01-04 23:17 本頁面
【正文】 相互連接。 庫單元設(shè)計(jì)完畢可以形成對應(yīng)的工藝掩模文檔，可以在以后的設(shè)計(jì)中重復(fù)使用（ IP復(fù)用）； CBIC設(shè)計(jì)層次 功能模塊的設(shè)計(jì)： 直接在庫中調(diào)用基本單元進(jìn)行功能模塊的設(shè)計(jì)作為功能模塊的設(shè)計(jì)； 主要從邏輯上考慮盡量減少邏輯單元的用量；根據(jù)邏輯連接關(guān)系，仔細(xì)排布各邏輯單元的相互位置，使全局的長線布線數(shù)量為最少，同時使塊內(nèi)最長的布線最小化。 CBIC設(shè)計(jì)層次 全局布局布線的設(shè)計(jì) 根據(jù)各功能塊之間的關(guān)系和布線數(shù)量的需求，布置各功能塊在芯片上的位置，設(shè)計(jì)各布線區(qū)的寬度和連線走向，這也會涉及到標(biāo)準(zhǔn)單元的布局處理； 對于輸出到較長互聯(lián)線的邏輯單元，需要考慮設(shè)計(jì)具有足夠驅(qū)動能力的輸出緩沖單元。 CBIC設(shè)計(jì)特點(diǎn) 在 CBIC的設(shè)計(jì)中，電路的各種尺度參數(shù)都可以比較自由的調(diào)整，設(shè)計(jì)的靈活性很大，可以實(shí)現(xiàn)性能優(yōu)化的設(shè)計(jì)方式，對電路的面積和時間延遲能夠進(jìn)行有效的優(yōu)化處理； 需要設(shè)計(jì)所有的圖形掩模，設(shè)計(jì)周期和成本都比較高。 半定制設(shè)計(jì)：基于門陣列（ GA）的設(shè)計(jì) 為了簡化版圖設(shè)計(jì)，提高設(shè)計(jì)效率，可以采用標(biāo)準(zhǔn)門單元進(jìn)行初步設(shè)計(jì)，待設(shè)計(jì)通過驗(yàn)證后，再對各局部功能單元進(jìn)行優(yōu)化； 對于產(chǎn)量規(guī)模不大的器件，也可以直接采用這種方式進(jìn)行生產(chǎn)。 典型的門陣列形式 通道式
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1