【正文】 GA專(zhuān)用芯片具有更穩(wěn)定的 VGA時(shí)序和更多的顯示模式可供選擇。此外設(shè)計(jì)和使用 VGA接口軟核更具有以下幾點(diǎn)優(yōu)勢(shì)： ◆ 使用芯片更少，節(jié)省板上資源，布 線難度大大減少。 ◆ 當(dāng)高速數(shù)據(jù)進(jìn)行傳輸時(shí)，減少高頻噪聲干擾。 ◆ 采用 FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）設(shè)計(jì)的 VGA接口可以將要顯示的數(shù)據(jù)直接傳送到顯示器，跳過(guò)計(jì)算機(jī)的處理過(guò)程，加快了數(shù)據(jù)的處理速度，從而有利的節(jié)約硬件成本。 ◆ 整體設(shè)計(jì) 費(fèi)用降低 ， 產(chǎn)品更具有價(jià)格優(yōu)勢(shì)?，F(xiàn)代 EDA軟件發(fā)展迅速 ， 設(shè)計(jì)、仿真 更容易實(shí)現(xiàn) ， 量化設(shè)計(jì)中各個(gè)環(huán)節(jié) ， 使得設(shè)計(jì)周期日益縮短。 VGA 顯示技術(shù)的發(fā)展概況 VGA 接口，它是一種被廣泛應(yīng)用的標(biāo)準(zhǔn)顯示接口，大多數(shù)的顯卡和顯示器之間，以及二色等離子的電視輸入圖像模數(shù)的轉(zhuǎn)換上使用了 VGA接口。它同樣還被用于 LCD 的液晶顯示設(shè)備，隨著微電子制造工藝的發(fā)展，可編程邏輯器件也取得了長(zhǎng)久的進(jìn)步，早期的元器件只可以存儲(chǔ)很少的數(shù)據(jù)，邏輯功能實(shí)現(xiàn)更為簡(jiǎn)單，然而發(fā)展至今，其完成的邏輯功能相對(duì)復(fù)雜，規(guī)模更大，速度更快，功耗更低！現(xiàn)階段可編程邏輯器件主要有兩大類(lèi)，現(xiàn)場(chǎng)可編程邏輯器件（ FPGA）和復(fù)雜可編程邏輯器件（ CPLD）。 FPGA 的運(yùn)行速度快，管腳資源更加豐富，大規(guī)模的系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)相對(duì)簡(jiǎn)單，大量軟核可供使用用，有利于二次開(kāi)發(fā)使用，不僅如此，而且 FPGA 具備可重構(gòu)的能力，抗看等特點(diǎn)。因此，工業(yè)控制及其他領(lǐng)域也更加重視使用 FPGA，利用 FPG 完成 VGA 顯示控制，可以使圖像的顯示脫離 PC 機(jī)的控制，形成體積小、功耗低的格式嵌入式系統(tǒng)（便基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 7 攜式設(shè)備或手持設(shè)備），應(yīng)用地面勘測(cè)，性能檢測(cè)等方面，具有重要的現(xiàn)實(shí)意義 [1]。本設(shè)計(jì)在 FPGA 開(kāi)發(fā)板上使用 VGA 接口的顯示器顯示彩條及簡(jiǎn)單的圖形，可以成為整個(gè)采集系統(tǒng)的參考設(shè)計(jì)，實(shí)用價(jià)值良好。 VGA 顯示接口 VGA接口是一種 D 型接口，上面共有 15針孔，分成三排 ， 每排五個(gè)。 其中，除了 2 根 NC（ Not Connect)信 號(hào)、 3 根顯示數(shù)據(jù)總線和 5 個(gè) GND信號(hào)，比較重要的是 3 根 RGB 彩色分量信號(hào)和 2根掃描同步信號(hào) HSYNC 和 VSYNC 針 [2]。 VGA接口是顯卡上應(yīng)用最為廣泛的接口類(lèi)型，多數(shù)的顯卡都帶有此種接口。 其排列及接口定義如圖 所示 : 圖 VGA接口圖 在基于 FPGA的 VGA控制中，只需要考慮行場(chǎng)同步信號(hào) (Vs)、同步信號(hào) (Hs)、藍(lán)基色基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 8 (R)、紅基色 (B)、綠基色 (G)這 5個(gè)信號(hào)。一旦能夠從 FPGA發(fā)出這 5個(gè)信號(hào)到 VGA接口，就表示可以實(shí)現(xiàn)對(duì) VGA的控制。 VGA 顯示原理 VGA 顯示的圖像原理：常見(jiàn)之彩色顯示器，一般由 CRT(即：陰極射線管 )構(gòu)成。彩色則由 R， G， B(紅： RED，綠： GREEN，藍(lán)： BLUE 這三基色夠成。顯示則采取逐行掃描得方式解決，使得從陰極射線槍中發(fā)出的電子束得以打在具有熒光粉得熒光屏上，產(chǎn)生R， G，三基色的彩色像素。掃描隨即開(kāi)始從屏幕的左上方進(jìn)行，從左到右，從上到下，進(jìn)行掃描，每掃完了一行，電子束 則返回于屏幕左邊下面一行的初始位置，在這期間，CRT把電子束消隱了，每行完成結(jié)束時(shí)，行同步則采用行同步信號(hào)進(jìn)行，掃描完所有行 。場(chǎng)同步則采用場(chǎng)同步信號(hào)進(jìn)行，并使掃描回到屏幕的左上方，同時(shí)場(chǎng)消隱進(jìn)行，準(zhǔn)備下一場(chǎng)的掃描。它的行、場(chǎng)掃描時(shí)序示意圖如圖 ?，F(xiàn)拿正極性分析，說(shuō)明 CRT的全工作過(guò)程： R， G， B 呈現(xiàn)正極性的信號(hào)，即視為高電平是有效的。當(dāng) VS=O、 HS=O時(shí)， CRT 的內(nèi)容被顯示為亮的過(guò)程，即是正向掃描的過(guò)程大致為 26s，當(dāng)一行被掃描完成后，行同步 HS=I，約需 6s；其間， CRT 的掃描會(huì)產(chǎn)生消隱，電 子束即回到 CRT 的左邊的下一行得起始位置 (X=O， Y=I)，當(dāng)掃描完成了 480 行以后，場(chǎng)同步 VS=I，場(chǎng)同步的產(chǎn)生使掃描線回到 CRT 得第一行第一列 (X=O， Y=O 處，大約兩個(gè)行周期 )。 Hs 和 Vs 的時(shí)序圖。行同步的消隱時(shí)間 T1(約為 6S)；行顯示的時(shí)間 T2(約為 26s)；場(chǎng)同步的消隱時(shí)間T3(兩行周期 )；場(chǎng)顯示的時(shí)間 T4(480 行周期 )[3]。 圖 行、場(chǎng)掃描時(shí)序示意圖 VGA得圖形模式可以分成三類(lèi)： CGA、 EGA兼容的圖形模式，標(biāo)準(zhǔn) 的 VGA圖形模式及 VGA基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 9 擴(kuò)展圖形模式。后兩種圖形模式統(tǒng)稱(chēng)為 VGA圖形模式。本設(shè)計(jì)基于標(biāo)準(zhǔn) VGA模式來(lái)實(shí)現(xiàn)。通常我們接觸的彩色顯示器絕大多數(shù)是由 CRT（陰極射線管）組成的，每個(gè)像素得色彩均由紅、綠、藍(lán)三基色組成。采用逐行掃描得方式進(jìn)行顯示。陰極射線管中的電子槍在VGA顯示模塊產(chǎn)生的水平同步信號(hào)和垂直同步信號(hào)同時(shí)控制下產(chǎn)生電子束，使含有熒光粉得屏幕遭到轟擊，產(chǎn)生紅、綠、藍(lán)三基色，合成一個(gè)新的彩色像素點(diǎn)在顯示屏上。圖 VGA顯示模塊與 CRT顯示器的控制框圖。 圖 VGA顯示模塊 與 CRT顯示器的控制框圖 屏幕掃描即是電子束掃描一幅屏幕圖像上的各個(gè)點(diǎn)的過(guò)程。當(dāng)今的顯示器都采用光柵掃描這一方式來(lái)進(jìn)行它的屏幕掃描。電子束在光柵掃描下按照固定的路徑掃過(guò)整個(gè)屏幕，在整個(gè)掃描中，電子束所通過(guò)的每一個(gè)點(diǎn)是否顯示或已經(jīng)顯示得顏色是通過(guò)判斷電子束的通斷強(qiáng)弱來(lái)進(jìn)行控制的，電子槍在 VGA顯示模塊產(chǎn)生的行同步和場(chǎng)同步等控制信號(hào)的作用下能夠進(jìn)行包括水平掃描，水平回掃，垂直掃描和垂直回掃等過(guò)程 [4]。這種光柵掃描一般具備以下路徑：在每一行從上到下并從左到右進(jìn)行掃描。它具有如下過(guò)程：電子束首從屏幕的左上角開(kāi)始 向右掃，當(dāng)達(dá)到屏幕得右邊緣時(shí)，電子束（水平消隱）被關(guān)閉，并迅速回到屏幕的左邊緣（水平回掃）。如果所有的水平掃描都以完成，電子束被結(jié)束并關(guān)閉在屏幕的右下角，隨即及時(shí)回到屏幕得左上角（垂直回掃），啟動(dòng)下一次的光柵掃描。硬件進(jìn)行編程之后，會(huì)輸出標(biāo)準(zhǔn) VGA信號(hào)（紅，綠，藍(lán)三色信號(hào)和行、幀同步信號(hào)），鏈接 15針 VGA接口后輸出至顯示器，方能具備顯示驅(qū)動(dòng)程序的能力，驅(qū)動(dòng)顯示器顯示各種圖像信號(hào)。板上的 VGA接口只需使用其中的五個(gè)引腳，其中行、幀同步信號(hào)直接由 FGPA輸出；紅、綠、藍(lán)三色信號(hào)使用 FPGA上 8個(gè)引腳， 8位數(shù)據(jù) ，其中紅色兩基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 10 位，綠色及藍(lán)色各三位，通過(guò)電阻網(wǎng)絡(luò) D/A變換后在顯示器顯示輸出值， DA轉(zhuǎn)換器在這個(gè)電阻網(wǎng)絡(luò)上被模擬 ， 輸入信號(hào)的電壓被分成幾段。這樣執(zhí)行的原因 ， 一方面是由于顯示 24位真彩色很少在實(shí)際應(yīng)用被用到 。 此外考慮節(jié)約成本得想法 ， 由于要用到專(zhuān)用 DA轉(zhuǎn)換器 ,成本必會(huì)增加。硬件電路如下圖 : 圖 VGA接口與 FPGA的硬件電路圖 VGA 時(shí)序 VGA 圖像顯示控制的設(shè)計(jì)需要注意兩個(gè)問(wèn)題：其中之一便是是時(shí)序的驅(qū)動(dòng)，此乃完成設(shè)計(jì)的關(guān)鍵，時(shí)序若有不同，便不正常顯示，甚者會(huì)損害彩色顯 示器；最后是 VGA 信號(hào)的電平驅(qū)動(dòng)。 針對(duì)開(kāi)發(fā)板的條件，若想得到 25MHz的像素頻率輸出，則必須采用 50MHz的系統(tǒng)時(shí)鐘進(jìn)行分頻。 FPGA通過(guò)串聯(lián)電阻直接驅(qū)動(dòng) 5個(gè) VGA信號(hào)。每個(gè)顏色信號(hào)串一個(gè)電阻，每位的顏色信號(hào)分別是 VGA_RED， VGA_BLUE， VGA_GREEN。每個(gè)電阻與終端的 75歐電纜電阻相結(jié)合，保證顏色信號(hào)維持在 VGA規(guī)定的 0V～ 。 VGA_HSYNC和 VGA_VSYNC信號(hào)使用LVTTL或 LVCMOS3I/O標(biāo)準(zhǔn)驅(qū)動(dòng)電平。通過(guò) VGA_RED、 VGA_BLUE、 VGA_GREEN置高或 低來(lái)產(chǎn)生 8中顏色，如表 : 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 11 表 顏色對(duì)照 VGA_RED VGA_GREEN VGA_BLUE Resulting color 0 0 0 Black 0 0 1 Blue 0 1 0 Green 0 1 1 Cyan 1 0 0 Red 1 0 1 Magenta 1 1 0 Yellow 1 1 1 White VGA信號(hào)的時(shí)序由視頻電氣標(biāo)準(zhǔn)委員會(huì)（ VESA）規(guī)定。以下提供的 VGA系統(tǒng)和時(shí)序信息作為例子來(lái)說(shuō)明 FPGA在 640 480模式下是如何驅(qū)動(dòng) VGA監(jiān)視 器的。 VGA顯示器基于 CRT，使用調(diào)幅模式，移動(dòng)電子束（或陰極射線）在熒光屏上顯示信息。 LCD使用矩陣開(kāi)關(guān)給液晶加壓，在每個(gè)像素點(diǎn)上通過(guò)液晶來(lái)改變光的介電常數(shù)。盡管下面的描述僅限于 CRT， LCD已經(jīng)發(fā)展到可以同 CRT使用同樣的時(shí)序信號(hào)了。因此，下面的討論均適合 CRT和 LCD。在 CRT顯示器中，電流的波形通過(guò)蹄形磁鐵產(chǎn)生磁場(chǎng)，使得電子束偏轉(zhuǎn)，光柵在顯示屏上橫向顯示，水平方向從左至右，垂直方向從上至下。當(dāng)電子束向正方向移動(dòng)時(shí)，信息才顯示，即從左至右、從上至下。如果電子束從后返回左或頂邊，顯示屏并不顯示任何信息 。在消隱周期 —— 電子束重新分配和穩(wěn)定于新的水平或垂直位時(shí)，丟失了許多信息。顯示協(xié)議定義了電子束的大小以及通過(guò)顯示屏的頻率，該頻率是可調(diào)的?，F(xiàn)在的 VGA顯示屏支持多種顯示協(xié)議， VGA控制器通過(guò)協(xié)議產(chǎn)生時(shí)序信號(hào)來(lái)控制光柵?？刂破鳟a(chǎn)生同步脈沖 TTL電平來(lái)設(shè)置電流通過(guò)偏轉(zhuǎn)磁鐵的頻率，以確保像素或視頻數(shù)據(jù)在適當(dāng)?shù)臅r(shí)間送給電子槍。 視頻數(shù)據(jù)一般來(lái)自重復(fù)顯示存儲(chǔ)器中一個(gè)或多個(gè)字節(jié) —— 它們被分配到每個(gè)像素單元。入門(mén)實(shí)驗(yàn)板使用每個(gè)像素中的 3位，產(chǎn)生圖 8中可能的一種顏色?？刂破髦付ㄒ曨l數(shù)據(jù)緩沖器以備電子束通過(guò)顯示屏。然后，控制 器接收并利用視頻數(shù)據(jù)在適當(dāng)?shù)臅r(shí)間顯示，電子束移動(dòng)到指定的像素點(diǎn)。 VGA控制器產(chǎn)生水平同步時(shí)序信號(hào)（ HS）和垂直同步時(shí)序信號(hào) (VS)，調(diào)節(jié)在每個(gè)像素時(shí)鐘視頻數(shù)據(jù)的傳送。像素時(shí)鐘定義了顯示像素信息的有效時(shí)間段。 VS信號(hào)定義顯示的更新頻率，或刷新屏幕信息的頻率。最小的刷新頻率是取決于顯示器的亮度和電子束的強(qiáng)度，實(shí)際頻率一般在 60～ 120Hz之間。給定的刷新頻率的水平線的數(shù)量定義了水平折回頻率。 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 12 下表 640 480，像素時(shí)鐘 25Mhz，刷新頻率 60Hz177。 1。圖 明了每個(gè)時(shí)序的聯(lián)系。 表 640X480時(shí)序信號(hào) Symbol Parameter Vertical Sync Horizontal Sync Time Clocks Liens Time Clocks TS Sync pulse time 4168,800 521 32μ s 800 TDISP Display time 384,000 480 s 640 TPW Pulse width 64μ s 1,600 2 s 96 TFP Front porch 320μ s 8,000 10 640 16 TBP Back Porch 928μ s 23,200 29 s 48 圖 各時(shí)序之間的聯(lián)系 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 13 第 2 章 FPGA 簡(jiǎn)介及設(shè)計(jì)流程 FPGA 簡(jiǎn)介 目前以硬件描述語(yǔ)言（ Verilog 或 VHDL）所完成的電 路設(shè)計(jì)，經(jīng)過(guò)簡(jiǎn)單的綜合與布局，可以很快的燒錄到 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC設(shè)計(jì)驗(yàn)證的主流技術(shù)。這些可編輯的元件可以用來(lái)獲得一些基本的邏輯門(mén)電路 (如 ,AND,XOR,NOT),或更復(fù)雜的組合功能 ,如解碼器或數(shù)學(xué)方程。在大部分