【正文】 GA專用芯片具有更穩(wěn)定的 VGA時序和更多的顯示模式可供選擇。此外設計和使用 VGA接口軟核更具有以下幾點優(yōu)勢： ◆ 使用芯片更少，節(jié)省板上資源，布 線難度大大減少。 ◆ 當高速數(shù)據(jù)進行傳輸時，減少高頻噪聲干擾。 ◆ 采用 FPGA（現(xiàn)場可編程門陣列）設計的 VGA接口可以將要顯示的數(shù)據(jù)直接傳送到顯示器，跳過計算機的處理過程，加快了數(shù)據(jù)的處理速度，從而有利的節(jié)約硬件成本。 ◆ 整體設計 費用降低 ， 產(chǎn)品更具有價格優(yōu)勢?，F(xiàn)代 EDA軟件發(fā)展迅速 ， 設計、仿真 更容易實現(xiàn) ， 量化設計中各個環(huán)節(jié) ， 使得設計周期日益縮短。 VGA 顯示技術(shù)的發(fā)展概況 VGA 接口，它是一種被廣泛應用的標準顯示接口，大多數(shù)的顯卡和顯示器之間，以及二色等離子的電視輸入圖像模數(shù)的轉(zhuǎn)換上使用了 VGA接口。它同樣還被用于 LCD 的液晶顯示設備，隨著微電子制造工藝的發(fā)展，可編程邏輯器件也取得了長久的進步，早期的元器件只可以存儲很少的數(shù)據(jù)，邏輯功能實現(xiàn)更為簡單，然而發(fā)展至今，其完成的邏輯功能相對復雜，規(guī)模更大，速度更快，功耗更低！現(xiàn)階段可編程邏輯器件主要有兩大類，現(xiàn)場可編程邏輯器件（ FPGA）和復雜可編程邏輯器件（ CPLD）。 FPGA 的運行速度快，管腳資源更加豐富，大規(guī)模的系統(tǒng)設計的實現(xiàn)相對簡單，大量軟核可供使用用，有利于二次開發(fā)使用，不僅如此，而且 FPGA 具備可重構(gòu)的能力，抗看等特點。因此，工業(yè)控制及其他領域也更加重視使用 FPGA，利用 FPG 完成 VGA 顯示控制，可以使圖像的顯示脫離 PC 機的控制，形成體積小、功耗低的格式嵌入式系統(tǒng)（便基于 FPGA 的 VGA 圖像顯示控制器設計 7 攜式設備或手持設備），應用地面勘測，性能檢測等方面，具有重要的現(xiàn)實意義 [1]。本設計在 FPGA 開發(fā)板上使用 VGA 接口的顯示器顯示彩條及簡單的圖形，可以成為整個采集系統(tǒng)的參考設計，實用價值良好。 VGA 顯示接口 VGA接口是一種 D 型接口，上面共有 15針孔，分成三排 ， 每排五個。 其中，除了 2 根 NC（ Not Connect)信 號、 3 根顯示數(shù)據(jù)總線和 5 個 GND信號，比較重要的是 3 根 RGB 彩色分量信號和 2根掃描同步信號 HSYNC 和 VSYNC 針 [2]。 VGA接口是顯卡上應用最為廣泛的接口類型，多數(shù)的顯卡都帶有此種接口。 其排列及接口定義如圖 所示 : 圖 VGA接口圖 在基于 FPGA的 VGA控制中，只需要考慮行場同步信號 (Vs)、同步信號 (Hs)、藍基色基于 FPGA 的 VGA 圖像顯示控制器設計 8 (R)、紅基色 (B)、綠基色 (G)這 5個信號。一旦能夠從 FPGA發(fā)出這 5個信號到 VGA接口，就表示可以實現(xiàn)對 VGA的控制。 VGA 顯示原理 VGA 顯示的圖像原理：常見之彩色顯示器，一般由 CRT(即：陰極射線管 )構(gòu)成。彩色則由 R， G， B(紅： RED，綠： GREEN，藍： BLUE 這三基色夠成。顯示則采取逐行掃描得方式解決，使得從陰極射線槍中發(fā)出的電子束得以打在具有熒光粉得熒光屏上，產(chǎn)生R， G，三基色的彩色像素。掃描隨即開始從屏幕的左上方進行，從左到右，從上到下，進行掃描，每掃完了一行，電子束 則返回于屏幕左邊下面一行的初始位置，在這期間，CRT把電子束消隱了，每行完成結(jié)束時，行同步則采用行同步信號進行，掃描完所有行 。場同步則采用場同步信號進行，并使掃描回到屏幕的左上方，同時場消隱進行，準備下一場的掃描。它的行、場掃描時序示意圖如圖 ?，F(xiàn)拿正極性分析，說明 CRT的全工作過程： R， G， B 呈現(xiàn)正極性的信號，即視為高電平是有效的。當 VS=O、 HS=O時， CRT 的內(nèi)容被顯示為亮的過程，即是正向掃描的過程大致為 26s，當一行被掃描完成后，行同步 HS=I，約需 6s；其間， CRT 的掃描會產(chǎn)生消隱，電 子束即回到 CRT 的左邊的下一行得起始位置 (X=O， Y=I)，當掃描完成了 480 行以后，場同步 VS=I，場同步的產(chǎn)生使掃描線回到 CRT 得第一行第一列 (X=O， Y=O 處，大約兩個行周期 )。 Hs 和 Vs 的時序圖。行同步的消隱時間 T1(約為 6S)；行顯示的時間 T2(約為 26s)；場同步的消隱時間T3(兩行周期 )；場顯示的時間 T4(480 行周期 )[3]。 圖 行、場掃描時序示意圖 VGA得圖形模式可以分成三類： CGA、 EGA兼容的圖形模式，標準 的 VGA圖形模式及 VGA基于 FPGA 的 VGA 圖像顯示控制器設計 9 擴展圖形模式。后兩種圖形模式統(tǒng)稱為 VGA圖形模式。本設計基于標準 VGA模式來實現(xiàn)。通常我們接觸的彩色顯示器絕大多數(shù)是由 CRT（陰極射線管）組成的，每個像素得色彩均由紅、綠、藍三基色組成。采用逐行掃描得方式進行顯示。陰極射線管中的電子槍在VGA顯示模塊產(chǎn)生的水平同步信號和垂直同步信號同時控制下產(chǎn)生電子束，使含有熒光粉得屏幕遭到轟擊，產(chǎn)生紅、綠、藍三基色，合成一個新的彩色像素點在顯示屏上。圖 VGA顯示模塊與 CRT顯示器的控制框圖。 圖 VGA顯示模塊 與 CRT顯示器的控制框圖 屏幕掃描即是電子束掃描一幅屏幕圖像上的各個點的過程。當今的顯示器都采用光柵掃描這一方式來進行它的屏幕掃描。電子束在光柵掃描下按照固定的路徑掃過整個屏幕，在整個掃描中，電子束所通過的每一個點是否顯示或已經(jīng)顯示得顏色是通過判斷電子束的通斷強弱來進行控制的，電子槍在 VGA顯示模塊產(chǎn)生的行同步和場同步等控制信號的作用下能夠進行包括水平掃描，水平回掃，垂直掃描和垂直回掃等過程 [4]。這種光柵掃描一般具備以下路徑：在每一行從上到下并從左到右進行掃描。它具有如下過程：電子束首從屏幕的左上角開始 向右掃，當達到屏幕得右邊緣時，電子束（水平消隱）被關(guān)閉，并迅速回到屏幕的左邊緣（水平回掃）。如果所有的水平掃描都以完成，電子束被結(jié)束并關(guān)閉在屏幕的右下角，隨即及時回到屏幕得左上角（垂直回掃），啟動下一次的光柵掃描。硬件進行編程之后，會輸出標準 VGA信號（紅，綠，藍三色信號和行、幀同步信號），鏈接 15針 VGA接口后輸出至顯示器，方能具備顯示驅(qū)動程序的能力，驅(qū)動顯示器顯示各種圖像信號。板上的 VGA接口只需使用其中的五個引腳，其中行、幀同步信號直接由 FGPA輸出；紅、綠、藍三色信號使用 FPGA上 8個引腳， 8位數(shù)據(jù) ，其中紅色兩基于 FPGA 的 VGA 圖像顯示控制器設計 10 位，綠色及藍色各三位，通過電阻網(wǎng)絡 D/A變換后在顯示器顯示輸出值， DA轉(zhuǎn)換器在這個電阻網(wǎng)絡上被模擬 ， 輸入信號的電壓被分成幾段。這樣執(zhí)行的原因 ， 一方面是由于顯示 24位真彩色很少在實際應用被用到 。 此外考慮節(jié)約成本得想法 ， 由于要用到專用 DA轉(zhuǎn)換器 ,成本必會增加。硬件電路如下圖 : 圖 VGA接口與 FPGA的硬件電路圖 VGA 時序 VGA 圖像顯示控制的設計需要注意兩個問題：其中之一便是是時序的驅(qū)動，此乃完成設計的關(guān)鍵，時序若有不同，便不正常顯示，甚者會損害彩色顯 示器；最后是 VGA 信號的電平驅(qū)動。 針對開發(fā)板的條件，若想得到 25MHz的像素頻率輸出，則必須采用 50MHz的系統(tǒng)時鐘進行分頻。 FPGA通過串聯(lián)電阻直接驅(qū)動 5個 VGA信號。每個顏色信號串一個電阻，每位的顏色信號分別是 VGA_RED， VGA_BLUE， VGA_GREEN。每個電阻與終端的 75歐電纜電阻相結(jié)合，保證顏色信號維持在 VGA規(guī)定的 0V～ 。 VGA_HSYNC和 VGA_VSYNC信號使用LVTTL或 LVCMOS3I/O標準驅(qū)動電平。通過 VGA_RED、 VGA_BLUE、 VGA_GREEN置高或 低來產(chǎn)生 8中顏色，如表 : 基于 FPGA 的 VGA 圖像顯示控制器設計 11 表 顏色對照 VGA_RED VGA_GREEN VGA_BLUE Resulting color 0 0 0 Black 0 0 1 Blue 0 1 0 Green 0 1 1 Cyan 1 0 0 Red 1 0 1 Magenta 1 1 0 Yellow 1 1 1 White VGA信號的時序由視頻電氣標準委員會（ VESA）規(guī)定。以下提供的 VGA系統(tǒng)和時序信息作為例子來說明 FPGA在 640 480模式下是如何驅(qū)動 VGA監(jiān)視 器的。 VGA顯示器基于 CRT，使用調(diào)幅模式，移動電子束（或陰極射線）在熒光屏上顯示信息。 LCD使用矩陣開關(guān)給液晶加壓，在每個像素點上通過液晶來改變光的介電常數(shù)。盡管下面的描述僅限于 CRT， LCD已經(jīng)發(fā)展到可以同 CRT使用同樣的時序信號了。因此，下面的討論均適合 CRT和 LCD。在 CRT顯示器中，電流的波形通過蹄形磁鐵產(chǎn)生磁場，使得電子束偏轉(zhuǎn)，光柵在顯示屏上橫向顯示，水平方向從左至右，垂直方向從上至下。當電子束向正方向移動時，信息才顯示，即從左至右、從上至下。如果電子束從后返回左或頂邊，顯示屏并不顯示任何信息 。在消隱周期 —— 電子束重新分配和穩(wěn)定于新的水平或垂直位時，丟失了許多信息。顯示協(xié)議定義了電子束的大小以及通過顯示屏的頻率，該頻率是可調(diào)的?，F(xiàn)在的 VGA顯示屏支持多種顯示協(xié)議， VGA控制器通過協(xié)議產(chǎn)生時序信號來控制光柵?？刂破鳟a(chǎn)生同步脈沖 TTL電平來設置電流通過偏轉(zhuǎn)磁鐵的頻率，以確保像素或視頻數(shù)據(jù)在適當?shù)臅r間送給電子槍。 視頻數(shù)據(jù)一般來自重復顯示存儲器中一個或多個字節(jié) —— 它們被分配到每個像素單元。入門實驗板使用每個像素中的 3位，產(chǎn)生圖 8中可能的一種顏色?？刂破髦付ㄒ曨l數(shù)據(jù)緩沖器以備電子束通過顯示屏。然后，控制 器接收并利用視頻數(shù)據(jù)在適當?shù)臅r間顯示，電子束移動到指定的像素點。 VGA控制器產(chǎn)生水平同步時序信號（ HS）和垂直同步時序信號 (VS)，調(diào)節(jié)在每個像素時鐘視頻數(shù)據(jù)的傳送。像素時鐘定義了顯示像素信息的有效時間段。 VS信號定義顯示的更新頻率，或刷新屏幕信息的頻率。最小的刷新頻率是取決于顯示器的亮度和電子束的強度，實際頻率一般在 60～ 120Hz之間。給定的刷新頻率的水平線的數(shù)量定義了水平折回頻率。 基于 FPGA 的 VGA 圖像顯示控制器設計 12 下表 640 480，像素時鐘 25Mhz，刷新頻率 60Hz177。 1。圖 明了每個時序的聯(lián)系。 表 640X480時序信號 Symbol Parameter Vertical Sync Horizontal Sync Time Clocks Liens Time Clocks TS Sync pulse time 4168,800 521 32μ s 800 TDISP Display time 384,000 480 s 640 TPW Pulse width 64μ s 1,600 2 s 96 TFP Front porch 320μ s 8,000 10 640 16 TBP Back Porch 928μ s 23,200 29 s 48 圖 各時序之間的聯(lián)系 基于 FPGA 的 VGA 圖像顯示控制器設計 13 第 2 章 FPGA 簡介及設計流程 FPGA 簡介 目前以硬件描述語言（ Verilog 或 VHDL）所完成的電 路設計，經(jīng)過簡單的綜合與布局，可以很快的燒錄到 FPGA 上進行測試，是現(xiàn)代 IC設計驗證的主流技術(shù)。這些可編輯的元件可以用來獲得一些基本的邏輯門電路 (如 ,AND,XOR,NOT),或更復雜的組合功能 ,如解碼器或數(shù)學方程。在大部分