【正文】 局及布線 ： 在具體的 FPGA/CPLD 器件上適配綜合生成 的邏輯網表 ,這么一個個過程唄稱之為實現(xiàn)過程。 布局布線后仿真及驗證 ： 又被稱為時序仿真或者后仿真。 加載配置及在線調試 ： 在 FPGA/CPLD 芯片中進行生產配置文件的測試。 它是由美國國防部開發(fā)出來 的，起初它只 供美軍用來提高設計的可靠性和減 少 開發(fā)周期的一種 小 范圍 使用 的設計語言 。 但是 在 一些 技術 較為 先進 的單位，它也被用來設計ASIC。若 設計實體 被 定義了外部界面后，其內部開發(fā) 也以 完成， 那么 這個實體 就可被之后 的設計直 接 調用。 ◆ VHDL擁有多元化的仿真語句 及庫函數(shù)，因此任何規(guī)模的大系統(tǒng)得設計在其早期就能檢驗設計系統(tǒng)的功能是否可行，并無限制的對設計進行仿真模擬。 ◆ VHDL 可以獨立性描述一個設計，即便設計者不懂硬件的結構，也不知道最 終設計實現(xiàn)的目標器件是什么，也可以進行獨立的設計。該軟件具備諸多特點（例如：開放性，與結構無聯(lián)系，多平臺設計，完全集成化，設計庫豐富、工具模塊化等）， 支持原理圖、 VHDL、 VerilogHDL以及 AHDL等多種設計輸入形式，內 部鑲有自帶的 綜合器 和 仿真器， 能夠 完成從設計輸入到硬件配置的完整 PLD設計流程。支持 MAXIICPLD系列、 Cyclone系列、 CycloneII、 StratixII系列、 Stratix GX系列等。 Altera 公司 的 Quartus II 可編程邏輯軟件屬于 該公司 第四代 PLD 開發(fā)平臺 ，其 設計要求 可在 一個工作組環(huán)境下，其中 也 包 含 支持基于 Inter的協(xié)作設計。 能夠 熟悉 VGA 接口協(xié)議、工作時序及 VGA 工作原理，并計算出合適的時序，對原始時鐘進行分頻處理以獲取符合時序要求的各率，此外須要顯示的圖像等可存儲于外部存儲器，運行時，從外部存儲器讀取顯示數(shù)據。否則 R=G=B=0），并把 R、 G、 B 的值通過 VGA 接口傳送給 VRT 顯示器 [9]。此外注意各模塊對圖像顯示的區(qū)域控制。 VGA 顯示控制模塊 VGA 顯示控制模塊主要通過 VGA 時序產生 640*480 顯示范圍，并控制和消隱范圍以及產生水平同步時序信號 hs 和垂直同步時序信號 vs 的值。這兩個計數(shù)器從地址到顯示緩沖器連續(xù) 計數(shù)。 圖 保存設計文件 在圖 中的【 File】菜單中點選【 Save as】存盤并保證該文件添加到了工程中，文件名為默認的即可。 讀取控制模塊的數(shù)據讀取方式 決定于 采用何種存儲器。通常我們 把 Intel Hex,或者二進制文件 ， bin 逐字節(jié) 通過 編程器寫入 ROM。 但因為 沒有現(xiàn)成的轉換程序， 所以 選擇 Visual C ++自行編寫轉換程序。位圖文件 的 大小、寬、高、實現(xiàn)調色板、圖像素值得到位等 可以通過 處理位圖時 依據 文件的這些結構得到 [11]。 對于 要 用到顏色表的位圖 來說 ，圖像數(shù) 即為 該像素顏色 存在于 調色板中的索引值。針對 24 位 的 真彩色圖像特點， 可以先 對顏色分量值進行取樣， 但較為粗略， 當顏色 的 分量值 為 f red 127,取 f red=1。 具體實現(xiàn)步驟 通過 Image2lcd 對本設計采用的圖片進行數(shù)據采集，轉換成 BMP格式的文圖文件 如 圖 : 圖 Image2lcd 界面圖 基于 FPGA 的 VGA 圖像顯示控制器設計 26 將 BMP 格式文件轉換成 MIF文件， 再 經過 Quartus II 直接將 mif 文件轉化為 Hex文件 ，然后開始利用 Megal Wizard Plug Manager 定制圖形數(shù)據 ROM 宏功能塊，并將圖形數(shù)據加載與此 ROM 中，設計步驟如下。 圖 選擇 imgrom模 塊數(shù)據線和地址線寬度 圖 選擇地址鎖存信號 inclock 基于 FPGA 的 VGA 圖像顯示控制器設計 28 單擊 NEXT 按鈕后出現(xiàn)圖 的界面，在選擇系統(tǒng)默認的 Auto。 1。其設計過程與二分頻基本相同，只是編輯的 VHD 代碼不同。圖 ： 圖 開發(fā)板 給系統(tǒng)上電，在顯示器就可以看見本次設計所選用的圖片，如圖 : 基于 FPGA 的 VGA 圖像顯示控制器設計 32 基于 FPGA 的 VGA 圖像顯示控制器設計 33 第 5 章 結束語 用 FPGA 來控制 VGA，充分利用了 FPGA 可重構這一優(yōu)勢，克服了以前通用處理器體積較大體系結構不易修改、體系結構不易修改等弊端。系統(tǒng)設計方案 、 硬件描述語言設計以及開發(fā)工具的性能 決定了 該系統(tǒng)性能高低。 經 過此次畢業(yè)設計， 本人 不僅 更加學會 知識 之間的 融會貫通，而且豐富了大腦，同時在查找資料的過程中也了解了許多課外知識，開拓了視野，認識了 未 來電子的發(fā)展方向，專業(yè) 基礎 知識方面和動手能力方面有了質的飛躍。 也讓 我明白學習是一個長期的過程，需要不斷的積累， 在以后的工作 和 生活中都 需堅持 學習，努力提高自 己 的 知識和綜合素質。 感謝我的指導老師 胡 老師對我悉心的指導，感謝老師們 所 給 予過 的幫助。 在 動手的能力大大提高 之余 ，充分體會在創(chuàng)造過程中探索的艱難和成功時的喜悅。 USE 。 rgbin :in std_logic_vector(2 downto 0)。 begin htout = ht。039。 end if。 else hs =39。 end process。139。g=rgbin(1)。g =39。 end if。 二分頻器模塊代碼 LIBRARY IEEE。 END efp。139。 clk25MHZ=clk_25。 USE 。 ARCHITECTURE modelstru OF dizhi IS signal m:STD_LOGIC_vector(11 downto 0)。 then m = m+1。 end。 end process。event and clk=39。 q:OUT STD_LOGIC_vector(11 downto 0))。 地址發(fā)生器模塊代碼 LIBRARY IEEE。 end if。 begin 基于 FPGA 的 VGA 圖像顯示控制器設計 37 process (clk50MHZ) begin if clk50MHZ39。 ENTITY efp IS Port(clk50MHZ : IN STD_LOGIC。 end process。b=39。 else r=39。 end process。039。 end if。 process(clk) begin 基于 FPGA 的 VGA 圖像顯示控制器設計 36 if (rising_edge(clk)) then if ((ht =640+8+8) and (ht 640+8+8+96)) then hs =39。 end if。 process(clk) begin if (rising_edge(clk)) then if (ht =640+8) then if (vt 525) then vt = vt +1。 end vga640480。 entity vga640480 is port (clk : in STD_LOGIC。 完成之基于 FPGA 的 VGA 圖像顯示控制器設計 34 后更深體會到 畢業(yè)設計是對前面所學知識的一種 總結與檢驗。使自己學到了不少知識，也經歷了不少艱辛， 因而得以有巨大的 收獲。終于完 成 了有種 解脫 的感覺。檢驗 的同時 也是對自己能力的一種提高。從整個設計流程來看，系統(tǒng)的可靠性高 ， 靈活性強，設計周期大大縮減，成本降低，且系統(tǒng)的可擴展性強。 可以使?jié)h字的顯示脫離 PC 機控制，控制器的體積減小很多，對各種便攜式設備和小型嵌入式系統(tǒng)的實現(xiàn)具有工程價值現(xiàn)實意義和現(xiàn)實意義。 Imgrom（圖像數(shù)據 rom），二分頻模塊，地址譯碼器，把它們連線組成系統(tǒng)的原理圖，如圖 所示 : 基于 FPGA 的 VGA 圖像顯示控制器設計 30 圖 系統(tǒng)原理圖 單擊【 assimnment】 【 devixe】選擇正確芯片 EP1C12Q240C8，如圖 所示 : ， 圖 選擇正確芯片 EP1C120240C8 隨后完成芯片中對應的 VGA接口的管腳配置。由于 50M分頻難以仿真，故將輸入時鐘 clk50m設置為 50kHz,分頻得到 clk25m實際為 25kHz。 圖 調入 POM初始化數(shù)據文件并選擇在系統(tǒng)讀寫功能 至此， LPMRom 設計完成，產生 imgrom（圖像數(shù)據 Rom）模塊器件，以供系統(tǒng)頂層調用 ,如圖 所示 : 圖 imgrom（圖像數(shù)據 ROM） 二分頻模塊 在系統(tǒng)進行設計中二 分頻把 50MHz 時鐘頻率分成 25MHz 并提供給其它模塊作為時鐘。 圖 新建設計文件選擇窗口 在新建的原理圖編輯窗口雙擊，產生元件查找對話框，找出 lpm_rom元件，點擊【 ok】，彈出 LPM 宏功能設定窗口，如下圖 : 圖 LPM 宏功能塊設定 基于 FPGA 的 VGA 圖像顯示控制器設計 27 選擇 ROM控制線，地址線和數(shù)據線。同理，顏色 的 分量值 f green , f blue 可取得相應的 0,1二值 [12]。 因為 硬件存儲資源的限制 的存在 ，取圖 的 像像素位深為 3,總共 起來 可顯示 為 8 種顏色。圖像中每一像素由 RGB 三個分量 構 成，每個分量 分為 8位，每個像素需 要 24位 。 BMP 格式 的位圖文件相對 于 mif 文件， mif 格式的位圖文件 略為簡單 ， BMP 文件 它包括位位圖信息頭結構、位圖文件頭結構、位圖顏色表和位圖像素數(shù)據四部分。 其中 ， BMP格式圖像 作為 一種很常見的圖像格式， 無壓縮處理，且 具備 相對簡單文件結構，易于處理，在本設計中采用了 BMP 圖像作為研究對象。 本設計 采用型號為 28C040 的 4M EEPROM 外部存儲器，可以在單片內存儲整屏圖像，但 考慮到存儲空間的大小，本設計 僅 采用每個像素的顏色位深為 3 位，共可顯示 8種顏色 的圖像。 基于 FPGA 的 VGA 圖像顯示控制器設計 23 圖 元件封裝 在圖 【 File】菜單中點選【 Gree Update】 /【 Greate Symbol File For Cunrent File】對 vga640480 文本文件進行封裝得出原理圖模塊如圖 : 圖 vga640480 顯示掃描模塊 通過以上步驟，便完成了 vga640480 顯示掃描模塊的設計工作，即系統(tǒng)底成模塊完成。 基于 FPGA 的 VGA 圖像顯示控制器設計 22 圖 選擇編程 VHDL文本文件 在上圖 【 VHDL File】，單擊【 OK】建立一個新的文本設計文件，命名為 。垂直同步計數(shù)器在每個 HS 脈沖信號來臨時自動加 1，譯碼值產生 VS 信號。計數(shù)器模塊設計簡單，用計數(shù)器計數(shù)來控制，以實現(xiàn)某一個區(qū)域顯示相應的顏色。 VGA 顯示控制模塊：主要分為時序信 號和數(shù)據顏色的控制， imgrom 模塊即圖像數(shù)據