【正文】 的特點(diǎn)是簡(jiǎn)單和直接，它主要有如下特點(diǎn)：編寫簡(jiǎn)單，編程效率高，簡(jiǎn)單易懂；能在同一界面上進(jìn)行靈活操作，用戶使用方便； Matlab語言有豐富的庫函數(shù)，進(jìn)行數(shù)學(xué)運(yùn)算時(shí)可以在直接調(diào)用，擴(kuò)充能力強(qiáng)，交互性好；高效方便的矩陣個(gè)數(shù)組運(yùn)算； Matlab繪圖十分方便；本設(shè)計(jì)正是基于Matlab軟件生成波形 函數(shù) ,再對(duì)波形進(jìn)行數(shù)據(jù)采集 ,生成查找表文件，然后作為頭文件包含進(jìn)工程。 圖 波形數(shù)據(jù)采集流程圖 ② 輸出緩存的初始化 同樣根據(jù)所需要計(jì)算的波形頻率大小定義一個(gè)數(shù)組用于存放輸出的波形數(shù)據(jù)。數(shù)組的大小可以根據(jù)實(shí)際情況確定，如果需要波形持續(xù)時(shí)間教長則數(shù)組長一些。初始化使其所有元素值等于 0，如這個(gè)數(shù)組大小為 1024，用一個(gè) for循環(huán)語句即可實(shí)現(xiàn)初始化。每次生成新波形時(shí)必須把次緩存清零?？傮w流程如圖 。 (2)基于 FPGA實(shí)現(xiàn)波形輸出 波形發(fā)生電路主要由時(shí)鐘電路、 FPGA控制電路、 D/A轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成 。 波形發(fā)生器可以被看成是數(shù)字波形合成器。波形數(shù) 用數(shù)字形式存儲(chǔ)在 ROM當(dāng)中，通過 D/A將一個(gè)數(shù)字量轉(zhuǎn)換成模擬量。波形轉(zhuǎn)換速度是由控制地址發(fā)生器的時(shí)鐘控制的。通過改變 ROM中的數(shù)字量來 實(shí)現(xiàn)模擬信號(hào) 改變。 地址發(fā)生器是指波形發(fā)生器的波形輸出機(jī)制。地址發(fā)生器是靠向 ROM輸送一定順序的地址來實(shí)現(xiàn)的，每一個(gè)新的時(shí)鐘到來時(shí)提供一個(gè)新的地址 (這里指采樣時(shí)鐘 )。最簡(jiǎn)單的地址發(fā)生器就是計(jì)數(shù)器。每來一個(gè)時(shí)鐘計(jì)數(shù)器就加一直到加到計(jì)數(shù)器的最大值，然后在從起始地址開始。如果把計(jì)數(shù)器的輸出作為 ROM的地址輸入，那么波形就會(huì)連續(xù)的輸出了。波形輸出的頻率直接由采樣時(shí)鐘頻率來控制。這種以計(jì)數(shù)器為基礎(chǔ)的地址發(fā)生器結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)就是整個(gè)波形 ROM的內(nèi)容都必須連續(xù)輸出。 波形的離散采樣開始返回生成波形查找表輸入波形參數(shù)存儲(chǔ)波形查找表邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 8 地址發(fā)生器如圖 。它允許計(jì)數(shù)器在任何地址處開始 或終止，輸出頻率 OUTF可用式 ()表示 : OUTF = CLKF ? (結(jié)束地址 起始地址 ) () 公式中 CLKF 為時(shí)鐘頻率，這里假定計(jì)數(shù)器是逐個(gè)遞增的，因此 ROM的每一個(gè)點(diǎn)都可以訪問到。由送入地址依次讀取數(shù)據(jù)，所以通過 DAC轉(zhuǎn)換是離散的信號(hào)，這就是從集成運(yùn)放輸出的波形是由很多點(diǎn)組成 的原因。 經(jīng) D/A轉(zhuǎn)換的電流信號(hào)通過集成運(yùn)放電路轉(zhuǎn)換成電壓信號(hào)，再通過低通濾波電路濾除高頻分量，最后可在示波器上觀察到連續(xù)、平滑的波形。 圖 波形發(fā)生器電路系統(tǒng)結(jié)構(gòu)圖 綜合上述 方 案， 基于模擬電路的波形設(shè)計(jì)方法此方案 的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，原理簡(jiǎn)單易懂，成本低廉，能基本生成正弦波。缺點(diǎn)是生成的波形單一，幅度和頻率固定， 這種電路 生成的 正弦波信號(hào)越來越 不能滿足生產(chǎn) 實(shí)踐 的需要，已經(jīng)逐漸被淘汰。 基于 單片機(jī)編程 的波形發(fā)生器設(shè)計(jì)方案 的優(yōu)點(diǎn)是硬件電路簡(jiǎn)單，所用器件少，可相對(duì)容易地產(chǎn)生各種波形，在低頻區(qū)基 本上能實(shí)現(xiàn) 所要求的功能； 缺點(diǎn)是控制較復(fù)雜，精度不易滿足，生成波形的頻率范圍小，特別是難以生成高頻波形。 基于 MCU 與 FPGA 結(jié)合的 波形發(fā)生器設(shè)計(jì)方案 利用單片機(jī)作為控制芯片，由MCU 產(chǎn)生頻率控制字和相位控制字并送給 FPGA。這樣，需要高速運(yùn)行的電路均由 FPGA 實(shí)現(xiàn)，大大減輕了對(duì) MCU 速度的要求。且輸出信號(hào)頻率切換時(shí)間短，輸出信號(hào)頻率穩(wěn)定度高，輸出信號(hào)的頻率和相位 可以快速程控切換，輸出相位可連續(xù)改變，可編程以及靈活性大。此方案的不足 就是 控制較為復(fù)雜， 對(duì) 系統(tǒng) 硬件要求高，成本 比較 高等。 基于 Matlab 與 FPGA 結(jié)合的 波形發(fā) 生器設(shè)計(jì)方案 綜合了采用 MCU與 FPGA結(jié)合的技術(shù)的方案的所有優(yōu)點(diǎn)，而且此方案用軟件來實(shí)現(xiàn)采用 MCU 與 FPGA 結(jié)合的技術(shù) 方案 中用硬件實(shí)現(xiàn)的功能，具有簡(jiǎn)單易操作的優(yōu)點(diǎn)也大大的降低了成本。由次可見，該方案更具有可行性，而且能很好地體現(xiàn)技術(shù)的先進(jìn)性。 時(shí)鐘脈沖 計(jì)數(shù)器( 地址發(fā)生器 )波形數(shù)據(jù)存儲(chǔ)器FPGAD / A 轉(zhuǎn)換 濾波電路波形輸出集成運(yùn)放邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 9 2 電路設(shè)計(jì) 電路原理 波形發(fā)生電路主要由時(shí)鐘電路、 FPGA 控制電路、 D/A 轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成 。 電路原理圖 所示 。 圖 波形發(fā)生電路原理圖 利用 FPGA 實(shí)現(xiàn)波形發(fā)生器的工作原理如下：時(shí)鐘脈沖產(chǎn)生 一個(gè) 50Mhz 的固有頻率，送往 FPGA 目標(biāo)芯片，波形數(shù)據(jù) 存儲(chǔ)于 FPGA 內(nèi)部的 ROM 中，這個(gè) ROM是由 FPGA 中的 EAB 利用 LPMROM 定制 來 實(shí)現(xiàn) 的 ，它所占的存儲(chǔ)容量小，轉(zhuǎn)換速度快， FPGA 中的波形發(fā)生控制電路向波形數(shù)據(jù) ROM 發(fā)出地址信號(hào)，當(dāng)接受來自 FPGA 的地址信號(hào)后，將從數(shù)據(jù)線輸出相應(yīng)波形數(shù)據(jù)，地址變化的越快，輸出數(shù)據(jù)的速度越快，然后通過 D/A 轉(zhuǎn)換 器 對(duì)數(shù)據(jù)進(jìn)行處理。 D/A 轉(zhuǎn)換器主要采用 8 位一體的 DAC0832，由于輸出波形的頻率上限與 DA轉(zhuǎn)換器件的轉(zhuǎn)換速度有很重要的關(guān)系，轉(zhuǎn)換的速度由 D/A 轉(zhuǎn)換周期為 1μs 所決定，輸入電壓為 +5V。負(fù)責(zé)將 ROM 輸出數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)， D/A 轉(zhuǎn)換的電流信號(hào)通過集成運(yùn)放電路轉(zhuǎn)換成電壓信號(hào)， 集成運(yùn)放必須接 12V 電壓作為驅(qū)動(dòng)低通濾 波 電路電壓， 模擬信號(hào)通過低通濾波后，可在示波器觀察到光滑的正弦波。 / c s1/ C S2GND3D34D25D16D07D713D614D515D416GND10VR8V C C20X F E R17W R 218I O U T 212I O U T 111FB9U1D A C 0 8 3 251pfV C C+5+ 12 1 25 . 1 K7.2K1 0 3I / O 2439I / O 2547I / O 2648I / O 2749I / O 2850I / O 2951I / O 3052I / O 3153CONF76T C K77T D O74TMS57STATUS55T D I15VCC4GND46CLK02U2E P F 1 0 K 1 01234U4T O 1 2+512346578U3T L 0 8 2 1AOUT1 2 3 4 5678910HDR+5C1C20 .1 μ1.2K1K1K2 . 7 K1K1.5K邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 10 單元 電路設(shè)計(jì) D/A 轉(zhuǎn)換電路設(shè)計(jì) (1)D/A 轉(zhuǎn)換電路 DAC0832 可編程數(shù)模轉(zhuǎn)換器是一種常用的電流輸出型的 8 位數(shù)模轉(zhuǎn)換電路，本次設(shè)計(jì)采用這種 D/A 轉(zhuǎn)換器。下圖 是 DAC0832 在波形發(fā)生器里應(yīng)用的電路： / c s1/ C S2GND3D34D25D16D07D713D614D515D416GND10VR8V C C20X F E R17W R 218I O U T 212I O U T 111FB9U1D A C0 8 3 25 1 P F123 8 4T L 0 8 2 1 / 1V C C+5+ 12 1 2OUT數(shù)據(jù)總路線 圖 DAC0832 及外圍電路 在圖 中 ， CS 、 1WR 、 2WR 、 XFER 均接地， ILE 接高電平。為了保證穩(wěn)幅輸出，選用了 TL0821 構(gòu)成穩(wěn)幅電路， TL0821 是一款低功耗、高速、寬帶運(yùn)算放大器，具有很強(qiáng)的大電流驅(qū)動(dòng)能力。（實(shí)際電路測(cè)試表明，當(dāng)負(fù)載為 100Ω，輸出電壓峰值為 10V 時(shí)，帶寬大于 500KHz，幅度變化小于 1? ）穩(wěn)幅輸出電路主要是將DAC0832 的輸出電流轉(zhuǎn)變?yōu)檩敵鲭妷?，為濾波電路提供電壓信號(hào)。 (2)D/A 轉(zhuǎn)換原理 設(shè)計(jì)采用 DAC0832 可編程轉(zhuǎn)換器， 與 DAC0809 模數(shù)轉(zhuǎn)換器的 100s 模數(shù)轉(zhuǎn)換速度相比， DAC0832 數(shù)模轉(zhuǎn)換器的輸出電流建立時(shí)間只需 1s。 因此，在可編程DAC0832 數(shù)模轉(zhuǎn)換器上沒有設(shè)計(jì)轉(zhuǎn)換完成查詢標(biāo)志或轉(zhuǎn)換完成中斷請(qǐng)求輸出信號(hào)，不能夠采用查詢等待方式或者中斷響應(yīng)方式啟動(dòng) DAC0832 數(shù)模轉(zhuǎn)換器的數(shù)模轉(zhuǎn)換過程，只能夠使用直接控制方式啟動(dòng) DAC0832 數(shù)模轉(zhuǎn)換器的數(shù)模轉(zhuǎn)換操作。DAC0832 的內(nèi)部結(jié)構(gòu)圖如圖 所示 ； DAC0832 的內(nèi)部 由 三部分組成 ： 8 位輸入寄存器用于存放 CPU 送來的數(shù)字量 ， 使輸出數(shù)字量得到緩沖和鎖存 ， 由 1LE 加以控邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 11 制 。 8 位 DAC 寄存器用于存放待轉(zhuǎn)換數(shù)字量 ， 由 2LE 控制。 8 位 D/A 轉(zhuǎn)換電路由 8位 T 形電阻網(wǎng)和電子開關(guān)組成，電子開關(guān)受“ 8 位 DAC 寄存器”輸出控制 ,T 形電阻網(wǎng)能輸出和數(shù)字量成正比的模擬電流。所以說， DAC0832 需要外接集成運(yùn)算放大器 才能將電流轉(zhuǎn)變成輸出電壓。 “ 8 位輸出寄存器”和“ 8 位 DAC 寄存器” 用以實(shí)現(xiàn)兩次緩沖，這樣可以提高轉(zhuǎn)換速度。 8 位輸 入鎖 存 器8 位D A C寄 存 器7DI 0DIL I ECS 1WR2X F E R CCVD G N DA G N DR E FUO U T 1I O U T2IFBR2LE1LE8 位D / A轉(zhuǎn) 換 器輸 入 數(shù) 據(jù) 圖 DAC 轉(zhuǎn)換 內(nèi)部結(jié)構(gòu)圖 ① 引腳功能 DAC 是由雙緩沖寄存器和 R2R 梯形 D/A 轉(zhuǎn)換器組成的 CMOS 8 位DAC 芯片。 采用 DAC0832 采用 20 腳雙列直插式封裝，與 TTL 電平兼容。對(duì)應(yīng)的引腳功 能如圖 所示 : 圖 DAC0832 引腳排列圖 數(shù)字量輸入線 07DI DI 常和 CPU 數(shù)據(jù)總路線相連，用于輸入 CPU 送來的待轉(zhuǎn)換數(shù) 字量。 DAC 引腳功能說明 如表 21 所示 。 控制線（ 5 條）： CS 為片選線， ILE 為允許數(shù)字量輸入線 ， XFER 為傳送控制輸入線， 1WR 、 2WR 為兩條寫命令輸入線 ， 1WR 用于控制數(shù)字量輸入到輸入寄存器，12345678910 11121314151617181920CS1WR3DI2DI1DI? ? 0L S B D I4DI5DI6DI? ?7D I M SBAGNDDNGDr e fUFBRO U T 1IO U T 2ICCV2WRX F ERI E L邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 12 當(dāng) ILE、 CS 、 1WR 均有效時(shí)，可 將數(shù)據(jù)寫入 8 位輸入寄存器。 2WR 用于控制轉(zhuǎn)換時(shí)間，當(dāng) 2WR 有效時(shí)，在 XFER 為傳送控制信號(hào)作用下，可將鎖存在輸入寄存器的 8位數(shù)據(jù)送到 DAC 寄存器 。 1WR 和 2WR 的脈沖寬度要求不小于 500ns。 表 21 DAC 引腳功能說明 引 腳 功 能 說 明 07DD 為 8 位數(shù)據(jù) 輸入端， 7D 是最高位， 0D 是最低位 OUT1I 為 DAC 電流輸出 1，在構(gòu)成電壓輸出 DAC 時(shí)此線應(yīng)接運(yùn)算放大器的反相輸入端 OUT2I 為 DAC 電流輸出 2，在構(gòu)成電壓輸出 DAC 時(shí)此線應(yīng)和運(yùn)算放大器的同相輸入端同接模擬地 FBR 為反饋電阻引出端，在構(gòu)成電壓輸出 DAC 時(shí)此端應(yīng)接運(yùn)算放大器的輸出端 REFU 為基準(zhǔn)電壓輸入端，通過該引腳將外部的高精度電壓源與片內(nèi)的 R－2R 電阻網(wǎng)絡(luò)相連，其電壓范圍為 － 10～＋ 10V CCV 為電源輸入端，電源電壓范圍 ＋ 5～＋ 15V AGND 為模擬地，整個(gè)電路的模擬地必須與數(shù)字地相連 DGND 為數(shù)字地 CS 為片選輸入