【正文】 大器作為振蕩電路的放大器，起放大作用，它是整個(gè)振蕩電路的基礎(chǔ)。波形生成程序生成正弦波信號(hào)在一個(gè)周期內(nèi)的波形數(shù)據(jù)，這些數(shù)據(jù)循環(huán)輸出至 D/A 轉(zhuǎn)換器，通過(guò)在輸出數(shù)據(jù)指令之間插入 NOP 指令實(shí)現(xiàn)對(duì)頻率的控制，原理框圖如圖 所示。 此方案的優(yōu)點(diǎn)是硬件電路簡(jiǎn)單，所用器件少，可相對(duì)容易地產(chǎn)生各種波形，在低頻區(qū)基本上能實(shí)現(xiàn)所要求的功能；缺點(diǎn)是控制較復(fù)雜，精度不易滿足，生成波形的頻率范圍小，特別是難以生成高頻波形。故以MCU 為核心的實(shí)現(xiàn)方案難以產(chǎn)生高頻波形。 信號(hào)生成主要由 FPGA部分實(shí)現(xiàn)， FPGA部分主要包括相位累加器和波形查找表（波形查找表由 FPGA外部的存儲(chǔ) 器實(shí)現(xiàn)）。一個(gè)數(shù)字頻率合成器由相位累加器、加法器、波形存儲(chǔ) ROM、邵陽(yáng)學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 5 D/A轉(zhuǎn)換器和低通濾波器（ LPF）構(gòu)成。 其中 K為頻率控制字、 P為相位控制字、 W為波形控制字、 Cf 參考時(shí)鐘頻率， N為相位累加器的字長(zhǎng)， D為 ROM數(shù)據(jù)位及 D/A轉(zhuǎn)換器的字長(zhǎng)。 DDS電路的基本組成： 圖 基于 DDS技術(shù)設(shè)計(jì)方案 原理框圖 (1)頻率預(yù)置與調(diào)節(jié)電路 K被稱為頻率控制字，也叫相位增量。當(dāng) K=1時(shí)， DDS輸出最低頻率（也即頻率分辨率）為 NCf2，而 DDS的最大輸出頻率由 Nyquist采樣定理決定，即 Cf2，也就是說(shuō) K的最大值為 N21 。要改變 DDS的輸出頻率，只要改變頻率控制字 K即可。累加器框圖如圖 。寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端；以加法器在下一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。當(dāng)相位累加器加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期的動(dòng)作。令相位加法器的字長(zhǎng)為 N，當(dāng)相位控制字 由 0躍變到 P（ P? 0）時(shí)，波形存儲(chǔ)器的輸入為相位累加器的輸出與相位控制字 P之和，因而其輸出的幅度編碼相位會(huì)增加 NP/2 ，從而使最后輸出的信號(hào)產(chǎn)生相移。由于波形存儲(chǔ)器中的不同波形是分塊存儲(chǔ)的，所以當(dāng)波形控制字改變時(shí)， 波形存儲(chǔ)器的輸入為改變相位后的地址與波形控制字 W（波形地址）之和，從而使最后輸出的信號(hào)產(chǎn)生相移。 N位尋址 ROM相當(dāng)于把o0 ~ o360 的正弦信號(hào)離散成具有 N2 個(gè)樣值的幅度以 D位二進(jìn)制數(shù)值固化 ROM中，按照地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅值。正弦幅度量化序列S(n)經(jīng) D/A轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波 S(t)。 (7)低通濾波器 對(duì) D/A輸出的階梯波 S(t)進(jìn)行頻譜分析，可知 S(t)中除主頻 0f 外，還存在分布在ROM ( 波形存儲(chǔ)器 ）波形幅度量化序列（ 數(shù)據(jù) ）相位量化序列（ 地址 ）邵陽(yáng)學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 7 Cf ， 2Cf ......兩邊 0f? 處的非諧波分量 ， 幅值包絡(luò)為辛格函數(shù) 。 基于 Matlab 與 FPGA 的 波形發(fā)生器 設(shè)計(jì) 方案 (1)基于 Matlab軟件生成波形查找表。目前，它已經(jīng)成為世界上應(yīng)用量最廣泛的工程計(jì)算軟件之一。 圖 波形數(shù)據(jù)采集流程圖 ② 輸出緩存的初始化 同樣根據(jù)所需要計(jì)算的波形頻率大小定義一個(gè)數(shù)組用于存放輸出的波形數(shù)據(jù)。初始化使其所有元素值等于 0，如這個(gè)數(shù)組大小為 1024，用一個(gè) for循環(huán)語(yǔ)句即可實(shí)現(xiàn)初始化?？傮w流程如圖 。 波形發(fā)生器可以被看成是數(shù)字波形合成器。波形轉(zhuǎn)換速度是由控制地址發(fā)生器的時(shí)鐘控制的。 地址發(fā)生器是指波形發(fā)生器的波形輸出機(jī)制。最簡(jiǎn)單的地址發(fā)生器就是計(jì)數(shù)器。如果把計(jì)數(shù)器的輸出作為 ROM的地址輸入，那么波形就會(huì)連續(xù)的輸出了。這種以計(jì)數(shù)器為基礎(chǔ)的地址發(fā)生器結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)就是整個(gè)波形 ROM的內(nèi)容都必須連續(xù)輸出。它允許計(jì)數(shù)器在任何地址處開(kāi)始 或終止，輸出頻率 OUTF可用式 ()表示 : OUTF = CLKF ? (結(jié)束地址 起始地址 ) () 公式中 CLKF 為時(shí)鐘頻率，這里假定計(jì)數(shù)器是逐個(gè)遞增的，因此 ROM的每一個(gè)點(diǎn)都可以訪問(wèn)到。 經(jīng) D/A轉(zhuǎn)換的電流信號(hào)通過(guò)集成運(yùn)放電路轉(zhuǎn)換成電壓信號(hào)，再通過(guò)低通濾波電路濾除高頻分量，最后可在示波器上觀察到連續(xù)、平滑的波形。缺點(diǎn)是生成的波形單一，幅度和頻率固定， 這種電路 生成的 正弦波信號(hào)越來(lái)越 不能滿足生產(chǎn) 實(shí)踐 的需要，已經(jīng)逐漸被淘汰。 基于 MCU 與 FPGA 結(jié)合的 波形發(fā)生器設(shè)計(jì)方案 利用單片機(jī)作為控制芯片，由MCU 產(chǎn)生頻率控制字和相位控制字并送給 FPGA。且輸出信號(hào)頻率切換時(shí)間短，輸出信號(hào)頻率穩(wěn)定度高，輸出信號(hào)的頻率和相位 可以快速程控切換，輸出相位可連續(xù)改變，可編程以及靈活性大。 基于 Matlab 與 FPGA 結(jié)合的 波形發(fā) 生器設(shè)計(jì)方案 綜合了采用 MCU與 FPGA結(jié)合的技術(shù)的方案的所有優(yōu)點(diǎn)，而且此方案用軟件來(lái)實(shí)現(xiàn)采用 MCU 與 FPGA 結(jié)合的技術(shù) 方案 中用硬件實(shí)現(xiàn)的功能，具有簡(jiǎn)單易操作的優(yōu)點(diǎn)也大大的降低了成本。 時(shí)鐘脈沖 計(jì)數(shù)器( 地址發(fā)生器 )波形數(shù)據(jù)存儲(chǔ)器FPGAD / A 轉(zhuǎn)換 濾波電路波形輸出集成運(yùn)放邵陽(yáng)學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 9 2 電路設(shè)計(jì) 電路原理 波形發(fā)生電路主要由時(shí)鐘電路、 FPGA 控制電路、 D/A 轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成 。 圖 波形發(fā)生電路原理圖 利用 FPGA 實(shí)現(xiàn)波形發(fā)生器的工作原理如下：時(shí)鐘脈沖產(chǎn)生 一個(gè) 50Mhz 的固有頻率，送往 FPGA 目標(biāo)芯片，波形數(shù)據(jù) 存儲(chǔ)于 FPGA 內(nèi)部的 ROM 中，這個(gè) ROM是由 FPGA 中的 EAB 利用 LPMROM 定制 來(lái) 實(shí)現(xiàn) 的 ，它所占的存儲(chǔ)容量小，轉(zhuǎn)換速度快， FPGA 中的波形發(fā)生控制電路向波形數(shù)據(jù) ROM 發(fā)出地址信號(hào)，當(dāng)接受來(lái)自 FPGA 的地址信號(hào)后，將從數(shù)據(jù)線輸出相應(yīng)波形數(shù)據(jù)，地址變化的越快，輸出數(shù)據(jù)的速度越快，然后通過(guò) D/A 轉(zhuǎn)換 器 對(duì)數(shù)據(jù)進(jìn)行處理。負(fù)責(zé)將 ROM 輸出數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)， D/A 轉(zhuǎn)換的電流信號(hào)通過(guò)集成運(yùn)放電路轉(zhuǎn)換成電壓信號(hào)， 集成運(yùn)放必須接 12V 電壓作為驅(qū)動(dòng)低通濾 波 電路電壓， 模擬信號(hào)通過(guò)低通濾波后，可在示波器觀察到光滑的正弦波。下圖 是 DAC0832 在波形發(fā)生器里應(yīng)用的電路： / c s1/ C S2GND3D34D25D16D07D713D614D515D416GND10VR8V C C20X F E R17W R 218I O U T 212I O U T 111FB9U1D A C0 8 3 25 1 P F123 8 4T L 0 8 2 1 / 1V C C+5+ 12 1 2OUT數(shù)據(jù)總路線 圖 DAC0832 及外圍電路 在圖 中 ， CS 、 1WR 、 2WR 、 XFER 均接地， ILE 接高電平。（實(shí)際電路測(cè)試表明，當(dāng)負(fù)載為 100Ω，輸出電壓峰值為 10V 時(shí)，帶寬大于 500KHz，幅度變化小于 1? ）穩(wěn)幅輸出電路主要是將DAC0832 的輸出電流轉(zhuǎn)變?yōu)檩敵鲭妷?，為濾波電路提供電壓信號(hào)。 因此，在可編程DAC0832 數(shù)模轉(zhuǎn)換器上沒(méi)有設(shè)計(jì)轉(zhuǎn)換完成查詢標(biāo)志或轉(zhuǎn)換完成中斷請(qǐng)求輸出信號(hào)，不能夠采用查詢等待方式或者中斷響應(yīng)方式啟動(dòng) DAC0832 數(shù)模轉(zhuǎn)換器的數(shù)模轉(zhuǎn)換過(guò)程，只能夠使用直接控制方式啟動(dòng) DAC0832 數(shù)模轉(zhuǎn)換器的數(shù)模轉(zhuǎn)換操作。 8 位 DAC 寄存器用于存放待轉(zhuǎn)換數(shù)字量 ， 由 2LE 控制。所以說(shuō)， DAC0832 需要外接集成運(yùn)算放大器 才能將電流轉(zhuǎn)變成輸出電壓。 8 位輸 入鎖 存 器8 位D A C寄 存 器7DI 0DIL I ECS 1WR2X F E R CCVD G N DA G N DR E FUO U T 1I O U T2IFBR2LE1LE8 位D / A轉(zhuǎn) 換 器輸 入 數(shù) 據(jù) 圖 DAC 轉(zhuǎn)換 內(nèi)部結(jié)構(gòu)圖 ① 引腳功能 DAC 是由雙緩沖寄存器和 R2R 梯形 D/A 轉(zhuǎn)換器組成的 CMOS 8 位DAC 芯片。對(duì)應(yīng)的引腳功 能如圖 所示 : 圖 DAC0832 引腳排列圖 數(shù)字量輸入線 07DI DI 常和 CPU 數(shù)據(jù)總路線相連，用于輸入 CPU 送來(lái)的待轉(zhuǎn)換數(shù) 字量。 控制線（ 5 條）： CS 為片選線， ILE 為允許數(shù)字量輸入線 ， XFER 為傳送控制輸入線， 1WR 、 2WR 為兩條寫(xiě)命令輸入線 ， 1WR 用于控制數(shù)字量輸入到輸入寄存器，12345678910 11121314151617181920CS1WR3DI2DI1DI? ? 0L S B D I4DI5DI6DI? ?7D I M SBAGNDDNGDr e fUFBRO U T 1IO U T 2ICCV2WRX F ERI E L邵陽(yáng)學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 12 當(dāng) ILE、 CS 、 1WR 均有效時(shí)，可 將數(shù)據(jù)寫(xiě)入 8 位輸入寄存器。 1WR 和 2WR 的脈沖寬度要求不小于 500ns。 ILE 輸入寄存器允許信號(hào)，高電平有效 1WR 為寫(xiě)信號(hào) 1，低電平有效，當(dāng) 1WR ＝ 0， CS ＝ 0，且 ILE=1 時(shí)，將輸入數(shù)據(jù)瑣存到輸入寄存器 2WR 為寫(xiě)信號(hào) 2，低電平有效，當(dāng) 2WR ＝ 0， XFER ＝ 0 時(shí)，將輸入寄存器中的數(shù)據(jù)緩沖到 8 位 DAC 寄存器內(nèi) XFER 為傳輸控制信號(hào)，低電平有效 輸出線（ 3 條）： FBR 為集成運(yùn)放的反饋線，常常接到集成運(yùn)放的輸出端。 OUT1I + OUT2I 為一常數(shù)，若輸入數(shù)值量全為“ 1”時(shí)，則 OUT1I取最大值， OUT2I 取最小值；若輸入全為“ 0”時(shí)， OUT1I 取最小值， OUT2I 取最大值。 refU 為參考電壓，一般在 0～ +10V 范圍，由穩(wěn)壓電源提供。 邵陽(yáng)學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 13 ②工作方式 由于 DAC0832 內(nèi)部有兩級(jí)緩沖寄存器，所以有三種工作方式可供選擇： 直通工作方式 1WR 、 2WR 、 XFER 及 CS 接低電平， ILE 接高電平。 單緩沖工作方式 2WR 、 XFER 接低電平，使 8 位 DAC 寄存器處于直 通狀態(tài)，輸入數(shù)據(jù)經(jīng)過(guò) 8 位輸入寄存器緩沖控制后直接進(jìn)入 D/A 轉(zhuǎn)換器。這種工作方式可以用來(lái)實(shí)現(xiàn)多片 D/A轉(zhuǎn)換器的同步輸出。 D/A 轉(zhuǎn)換單級(jí)性輸出電路圖如圖 所示，該電路為 8 位數(shù)字量 07DD 經(jīng) D/A 轉(zhuǎn)換器轉(zhuǎn)換為單級(jí)性電壓輸出。 表 DAC0832 轉(zhuǎn)換表 參考電壓 輸入數(shù)據(jù) 輸出電壓 二進(jìn)制 十進(jìn)制數(shù) 十六進(jìn)制 單級(jí)性輸出 REFV 7D 6D 5D 4D 3D 2D 1D 0D D H A1U +5V 0 0 0 0 0 0 0 0 0 00 0V 1 0 0 0 0 0 0 0 128 80 1 1 1 1 1 1 1 1 255 FF 濾波電路設(shè)計(jì) (1)濾波電路原理 濾波器是一種能使有用信號(hào)頻率通過(guò) ,同時(shí)抑制無(wú)用頻率 成分的電路 ,廣泛應(yīng)用于電子、電氣、通信、計(jì)算機(jī)等領(lǐng)域的信號(hào)處理電路中。集成有源濾波器是由集成運(yùn)放和電阻電容等器件組成邵陽(yáng)學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 14 的。 在本次設(shè)計(jì)中，我們要濾除的頻率分量主要是 D/A 轉(zhuǎn)換器所產(chǎn)生的高頻分量，與我們所要保留的信號(hào)頻率相差很遠(yuǎn)，因此相對(duì)來(lái)說(shuō)，濾波器在通帶內(nèi)的平坦程度對(duì)我們來(lái)說(shuō)比其衰減陡度更為重要，本次設(shè)計(jì)選擇一階低通濾波器電路。圖 是一階低通濾波電路 。 其頻率特性為 ： ? ? 0cGG jw w1+j w? () 幅頻特性為 ： ? ? 02cGG ωω1+ω??????? () 相頻特性為 ： ? ?cωδ w = πa rc ta n ω?????? () 已知截止頻率 0f ， 先確定 R 的值，然后根據(jù) cw = ff1/RC ， f f cC 1/ R w? ，得出電容的值，再由電容值去求電阻值。 運(yùn)算放大器的增益帶寬積應(yīng)滿足od up 0A A f? ，取 od upA 100A? 。 只適合于低頻信號(hào) 。 有源晶振電路如圖 所示： 1 32 4U5H O 1 2C LKV C C 圖 有源晶振電路 有源晶振的驅(qū)動(dòng)能力強(qiáng)，晶振頻率比較大，能達(dá)到幾百兆 Hz，采用有源晶振作為時(shí)鐘源可以