【正文】 論文） . 10 單元 電路設(shè)計(jì) D/A 轉(zhuǎn)換電路設(shè)計(jì) (1)D/A 轉(zhuǎn)換電路 DAC0832 可編程數(shù)模轉(zhuǎn)換器是一種常用的電流輸出型的 8 位數(shù)模轉(zhuǎn)換電路，本次設(shè)計(jì)采用這種 D/A 轉(zhuǎn)換器。 D/A 轉(zhuǎn)換器主要采用 8 位一體的 DAC0832，由于輸出波形的頻率上限與 DA轉(zhuǎn)換器件的轉(zhuǎn)換速度有很重要的關(guān)系，轉(zhuǎn)換的速度由 D/A 轉(zhuǎn)換周期為 1μs 所決定，輸入電壓為 +5V。 電路原理圖 所示 。由次可見，該方案更具有可行性，而且能很好地體現(xiàn)技術(shù)的先進(jìn)性。此方案的不足 就是 控制較為復(fù)雜， 對 系統(tǒng) 硬件要求高，成本 比較 高等。這樣，需要高速運(yùn)行的電路均由 FPGA 實(shí)現(xiàn)，大大減輕了對 MCU 速度的要求。 基于 單片機(jī)編程 的波形發(fā)生器設(shè)計(jì)方案 的優(yōu)點(diǎn)是硬件電路簡單，所用器件少，可相對容易地產(chǎn)生各種波形，在低頻區(qū)基 本上能實(shí)現(xiàn) 所要求的功能； 缺點(diǎn)是控制較復(fù)雜，精度不易滿足，生成波形的頻率范圍小，特別是難以生成高頻波形。 圖 波形發(fā)生器電路系統(tǒng)結(jié)構(gòu)圖 綜合上述 方 案， 基于模擬電路的波形設(shè)計(jì)方法此方案 的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡單，原理簡單易懂，成本低廉，能基本生成正弦波。由送入地址依次讀取數(shù)據(jù)，所以通過 DAC轉(zhuǎn)換是離散的信號，這就是從集成運(yùn)放輸出的波形是由很多點(diǎn)組成 的原因。 波形的離散采樣開始返回生成波形查找表輸入波形參數(shù)存儲波形查找表邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 8 地址發(fā)生器如圖 。波形輸出的頻率直接由采樣時(shí)鐘頻率來控制。每來一個(gè)時(shí)鐘計(jì)數(shù)器就加一直到加到計(jì)數(shù)器的最大值，然后在從起始地址開始。地址發(fā)生器是靠向 ROM輸送一定順序的地址來實(shí)現(xiàn)的，每一個(gè)新的時(shí)鐘到來時(shí)提供一個(gè)新的地址 (這里指采樣時(shí)鐘 )。通過改變 ROM中的數(shù)字量來 實(shí)現(xiàn)模擬信號 改變。波形數(shù) 用數(shù)字形式存儲在 ROM當(dāng)中，通過 D/A將一個(gè)數(shù)字量轉(zhuǎn)換成模擬量。 (2)基于 FPGA實(shí)現(xiàn)波形輸出 波形發(fā)生電路主要由時(shí)鐘電路、 FPGA控制電路、 D/A轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成 。每次生成新波形時(shí)必須把次緩存清零。數(shù)組的大小可以根據(jù)實(shí)際情況確定，如果需要波形持續(xù)時(shí)間教長則數(shù)組長一些。 Matlab最大的特點(diǎn)是簡單和直接，它主要有如下特點(diǎn)：編寫簡單，編程效率高，簡單易懂；能在同一界面上進(jìn)行靈活操作，用戶使用方便； Matlab語言有豐富的庫函數(shù)，進(jìn)行數(shù)學(xué)運(yùn)算時(shí)可以在直接調(diào)用，擴(kuò)充能力強(qiáng)，交互性好；高效方便的矩陣個(gè)數(shù)組運(yùn)算； Matlab繪圖十分方便；本設(shè)計(jì)正是基于Matlab軟件生成波形 函數(shù) ,再對波形進(jìn)行數(shù)據(jù)采集 ,生成查找表文件，然后作為頭文件包含進(jìn)工程。 ① 生成 正弦 波波形 查找 表 Matlab是一套功能十分強(qiáng)大的工程計(jì)算及數(shù)值計(jì)算分析軟件。 因此 ， 為了取出主頻 0f ， 必須在 D/A轉(zhuǎn)換器的輸出端接入截止頻率為 Cf/2 的低通濾波器。需要注意的是，頻率合成器對D/A轉(zhuǎn)換器的分辨率有一定的要求， D/A轉(zhuǎn)換器的分辨率越高，合成的正弦波 S(t)臺階數(shù)就越多，輸出的波形的精度也就越高。 相位 — 幅度變換原理 圖如下圖： 圖 相位 — 幅度變換原理圖 (6)D/A轉(zhuǎn)換器 D/A轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。 (5)波形存儲器 有相位累加器輸出的數(shù)據(jù)作為波形存儲器的詳細(xì)地址，進(jìn)行波形的相位 — 幅值轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形的抽樣幅值。 (4)控制波形的加法器 通過改變波形控制字 W可以控制輸出信號的波形。 (3)控制相位 的加法器 通過改變相位控制字 P可以控制輸出信號的相位參數(shù)。這樣，相位累加器在時(shí)鐘的作用下進(jìn)行相位累加。 圖 累加器框圖 頻 率 控 制 字 K累 加 器 加 法 器 加 法 器R O M D / A L P F相 位 控 制 字 P波 形 控 制 字 W參 考 信 號 f cN 位S ( n ) 位S ( t ) 位寄存器相位量化序列頻率控制字fc邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 6 每來一個(gè)時(shí)鐘脈沖 Cf ，加法器將頻率控制字 K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。 (2)累加器 相位累加器由 N位加法器與 N位寄存器級聯(lián)構(gòu)成。因此，只要 N足夠大 DDS可以得到很細(xì)的頻率間隔。 DDS方程： N0Cf =f K 2 ， 0f 為輸出頻率，Cf 為頻率時(shí)鐘。相位累加器在時(shí)鐘 Cf 的控制下以步長 K作累加， 輸出的 N位二進(jìn)制碼與相位控制字 P、波形控制字 W相加后作為波形 ROM的地址，對波形 ROM進(jìn)行尋址，波形 ROM輸出 D位的幅度 S(n)經(jīng)D/A轉(zhuǎn)換器變成階梯波 S(t)，再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形，合成的信號波形形狀取決于波形 ROM存放的幅度碼，因此用 DDS可以生成任意波形。如圖 。 DDS技術(shù)將輸出波形的一個(gè)完整周期的幅度值都順序地存放在波形存儲器中，通過控制相位增量產(chǎn)生頻率、相位可控的波形。 基于 MCU 與 FPGA 相結(jié)合 的 波形發(fā)生器 設(shè)計(jì) 方案 該方案采用 DDS（ Direct Digital Synthesis，直接數(shù)字頻率合成）技術(shù)產(chǎn)生數(shù)字式移相正弦波信號。 例如，對輸出信號頻率 maxf =20kHz 而言，因?yàn)橐葡喾直媛蕿?o1 ，則一個(gè)周期至少要采樣 360 個(gè)點(diǎn)，即 MCU 發(fā)送波形幅度數(shù)據(jù)的速度， cp maxf 360f? 即 cpf ? 則前后發(fā)送 2 個(gè)波形幅度數(shù)據(jù)的時(shí)間間隔 maxT ? ，但是 MCU 的指令執(zhí)行周期一般有幾個(gè) μs，從而 MCU 發(fā)送信號一個(gè)周期的波形數(shù)據(jù)一般要幾十個(gè) μs。 單片機(jī)D / A濾 波 器幅 度 控 制正 弦 波信 號 輸 出 AD / A濾 波 器 幅 度 控 制正 弦 波信 號 輸 出 B 圖 以 MCU 為核心的 設(shè)計(jì) 方案原理 框 圖 此方法產(chǎn)生的信號頻率范圍、步進(jìn)值取決于所采用的每個(gè)周期的輸出點(diǎn)數(shù)及單片機(jī)執(zhí)行指令的時(shí)間（與單片機(jī)的結(jié)構(gòu)及選用的晶體振蕩器等有 關(guān)）。選擇集成運(yùn)算放大器時(shí)，除希望輸入電阻較高和輸出電阻較低，最主要的是要選 擇其增益帶 寬 積滿足下列關(guān)系 ： od BW 0A f 3f () 邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 4 基于 MCU 的 波形發(fā)生器 設(shè)計(jì) 方案 波形的生成及對頻率和相位的控制均由單片機(jī)編程實(shí)現(xiàn)。 因?yàn)?： F 3 5 dR =R +R //r () 取 5R =dr 所 以： 3 F 5 d F 5R = R R //r = R 0 .5 R?? () 但是， 3R 與 5R 的最佳數(shù)值仍要通過實(shí)驗(yàn)調(diào)整來確定。 (6)電阻 3R 、 5R 值的確定 二極管的正向電阻與并聯(lián)電阻值差不多時(shí)，穩(wěn)幅特性和改善波形失真都有較好的效果。穩(wěn)幅二極管的選擇應(yīng)注意以下 兩點(diǎn)： ①為了提高電路的溫度穩(wěn)定性，應(yīng)盡量選用硅管。圖 中的二極管 1D 和2D 在振蕩過程中總有一個(gè)二極管處于正向?qū)顟B(tài)，正向?qū)娮?dr 與 3R 并聯(lián)。 (5)穩(wěn)幅電路的作用及參數(shù)選擇 由于元件誤差，溫度等外界因數(shù)的影響，振蕩器往往達(dá)不到理論設(shè)計(jì)的效果。為了 減小運(yùn)算放大 器輸入失調(diào)電流及其漂移的影響，應(yīng)盡量滿足 45R=R //R 的條件。 O U TV+ Vu A 7 4 1U1R12 0 KR22 0 KR55 0 KR42 0 KD1 D2C10 . 1 uC20 . 1 uV21 2 VV21 2 VR33 0 KVo邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 3 01C=2πfR () 實(shí)際應(yīng)用中，要注意選用穩(wěn)定性好的電阻和電容。 ② 為了使選頻網(wǎng)絡(luò)的特性不 受集成運(yùn)算放大器輸入和輸出的電阻的影響，選擇 R時(shí)還應(yīng)該考慮下列條件： ior R r 式中， ir 是集成運(yùn)算放大器同相端輸入電阻； or 是集成運(yùn)算放大器的輸出電阻。 0 1f=2πRC () 起振條件由式 ()決定 ： F4R 2R? () 在電路圖 中， F 3 5 dR =R +R //r ， dr 表示限幅二極管導(dǎo)通時(shí)的動態(tài)電阻。 圖 RC 橋式正弦波振蕩器 適當(dāng) 調(diào)整 反饋電阻 3R 值， 使電路產(chǎn)生振蕩，輸出波形為穩(wěn)定的不失真的正弦波。 邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 2 1 波形發(fā)生器 基于 模擬電路的 波形發(fā)生器 設(shè)計(jì) 方案 正弦波振蕩電路是用來產(chǎn)生一定頻率和幅度的正弦波信號。例如，它能模擬編碼雷達(dá)信號、潛水艇特征信號、磁盤數(shù)據(jù)信號、機(jī)械振動瞬變過程、電視信號以及神經(jīng)脈沖之類的波形，也能重演由數(shù)字示波器捕獲的波形 等 。 因此 只要改變 FPGA 中查找表數(shù)據(jù) 就可以產(chǎn)生任意波形，因此該研究方法可以產(chǎn)生任意波形。但由于微處理器的速度限制，這種方式的波形發(fā)生器分辨 率較低，頻率切換速度較慢。它擴(kuò)展了波形發(fā)生器的功能，產(chǎn)生的波形也比以往復(fù)雜。但是采用這種技術(shù)的波形發(fā)生器電路結(jié)構(gòu)復(fù)雜、體積龐大、穩(wěn)定度和準(zhǔn)確度較差，而且僅能產(chǎn)生正弦波、方波、三角波等幾種簡單波形，難以產(chǎn)生較為復(fù)雜的波形信號。 傳統(tǒng)的信號發(fā)生器采用模擬電子 技術(shù)，由分立元件構(gòu)成振蕩電路和整形電路，產(chǎn)生各種波形。邵陽學(xué)院畢業(yè) 設(shè)計(jì) （論文） . 1 前 言 波形發(fā)生器是一種常用的信號源， 廣泛用于科學(xué)研究、生產(chǎn)實(shí)踐和教學(xué)實(shí)踐等領(lǐng)域。 如 設(shè)計(jì)和測試、汽車制造、生物醫(yī)藥、傳感器仿真、制造模型 等 。它在電子信息、通信、工業(yè)等領(lǐng)域曾發(fā)揮了很大的作用。隨著微處理器性能的提高，出現(xiàn)了由微處理器、 D/A 以及相關(guān)硬件、軟件構(gòu)成的波形發(fā)生器。實(shí)質(zhì)上它采用了軟件控制，利用微處理器控制 D/A,就可以得到 各種簡單波形。 從 2020 年 2 月到 2020 年 4 月，在系統(tǒng)研究國內(nèi)外波形發(fā)生器的基礎(chǔ)上提出了基于 Matlab 和 FPGA 技術(shù)的波形發(fā)生器 ，在 FPGA 內(nèi)開辟 高速存儲器 ROM 做查詢表，通過 Matlab 獲得波形數(shù)據(jù)存入 ROM 中 ， 波形數(shù)據(jù)不斷地，有序地從 ROM中送到 高速 D/A 轉(zhuǎn)換器對存儲器的波形數(shù)據(jù)進(jìn)行轉(zhuǎn)換 。 隨著我國四個(gè)現(xiàn)代化和經(jīng)濟(jì)發(fā)展，我國在科技和生產(chǎn)各領(lǐng)域都取得了飛速的發(fā)展和進(jìn)步，同時(shí)這也對相應(yīng)的測試儀器和測試手段提出了更高的要求，而波形發(fā)生器已成為測試儀器中至關(guān)重要的一類，因此在國內(nèi)發(fā)展波形發(fā)生器具有重大意義和實(shí)際價(jià)值。 在本次設(shè)計(jì)中，我通過 Matlab 獲取了波形數(shù)據(jù)，在 FPGA 中開辟了 ROM 區(qū)域，在 MaxplusⅡ 開發(fā)平臺上，實(shí)現(xiàn)了電路的 VHDL 硬件 描述和仿真，電路功能在 EDA 平臺上得到了驗(yàn)證，但 由于我的能力和水平有限，論文中肯定會有不妥之處和錯誤，懇請 老師和同學(xué)提出批評和改進(jìn)意見，在此表示由衷的感謝。如圖 所示 為利用集成運(yùn)放構(gòu)成的 RC 橋式 正弦波振蕩器的電路原理圖。 (1)電路的正振蕩頻率和起振條件 在圖 中，令 12R =R=R ， 12C=C =C 則該電路的振蕩頻率由式 ()決定 。 (2)選擇 RC 參數(shù)的主要依據(jù)和條件 ① 因?yàn)?RC 橋式振蕩器的振蕩頻率是由 RC 網(wǎng)絡(luò)決定的，所以 選擇 RC 的值 時(shí)應(yīng)該把已知振蕩頻率 0f 作為主要依據(jù)。 (3)計(jì)算 R 和 C 的值 由式 ()可計(jì)算出電容值，初選 R 的值由式 ()算出 C 的值再復(fù)算 R 值。 (4)選擇電阻 4R 和 5R 電阻 4R 和 5R 可根據(jù)式 ()來確定，通常取 5R = 4R ，這樣既能保證起振，又不致引起嚴(yán)重的波形失真。 注意， 4R 和 5R 的最佳數(shù)值還是要通過實(shí)驗(yàn)調(diào)整來確定。因此，一般在振蕩器的負(fù)反饋支路中加入自動穩(wěn)幅電路，根據(jù)振蕩幅度的變化自動改變負(fù)反饋的強(qiáng)弱，達(dá)到穩(wěn)幅效果。當(dāng)振幅大時(shí)， dr 減小，負(fù)反饋增強(qiáng)，限制振幅繼續(xù)增長；反之振幅減小時(shí) dr 加大，負(fù)反饋減弱，防止振幅繼續(xù)減小，從而達(dá)到穩(wěn)幅的目的。 ②為了保證上下振幅對稱，兩個(gè)穩(wěn)幅二極管特性參數(shù)必須匹配。通常 5R 選幾千歐， 5R 選定后 3R 的阻值便 可以 初步確定， 3R 的調(diào)節(jié)范圍應(yīng)保證達(dá)到 FR 所需的值。 (7)集成運(yùn)算放大器的選擇 集成運(yùn)算放