【正文】 )臺(tái)階數(shù)就越多，輸出的波形的精度也就越高。 （ 6）低通濾波器 對(duì) D/A 輸出的階梯波 S(t)進(jìn)行頻譜分析，可知 S(t)中除主頻 0f 外，還存在分布在 cf ， 2 cf ......兩邊 0f? 處的非諧波分量 ,幅值包絡(luò)為辛格函數(shù) .因此 ,為了取出主頻 0f ,必須在 D/A 轉(zhuǎn)換器的輸出端接入截止頻率為 /2cf 的低通濾波器。 第 節(jié) 基于 FPGA 波形發(fā)生器設(shè)計(jì)方案 波形發(fā)生電路主要由時(shí)鐘電路、 FPGA控制電路、 D/A轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成 。 波形發(fā)生器可以被看成是數(shù)字波形合成器。波形數(shù) 用數(shù)字形式存儲(chǔ)在 ROM當(dāng)中，通過(guò) D/A將一個(gè)數(shù)字量轉(zhuǎn)換成模擬量。波形 轉(zhuǎn)換速度是由控制地址發(fā)生器的時(shí)鐘信號(hào)控制 。通過(guò)改變 ROM中的數(shù)字量來(lái)實(shí)現(xiàn)模擬信號(hào) 改變。 波形發(fā)生器可以 被看成是數(shù)字波形合成器。波形數(shù)據(jù)用數(shù)字形式存儲(chǔ)在 ROM當(dāng)邵陽(yáng)學(xué)院畢業(yè)設(shè)計(jì) （ 論文 ） 8 中，通過(guò) D/A將一個(gè)數(shù)字量轉(zhuǎn)換成模擬量。波形轉(zhuǎn)換速度是由控制地址發(fā)生器的時(shí)鐘控制的。通過(guò)改變 ROM中的數(shù)字量來(lái)實(shí)現(xiàn)模擬信號(hào)的改變。 地址發(fā)生器是指波形發(fā)生器的波形輸出機(jī)制。地址發(fā)生器是 向 ROM送一定順序的地址 數(shù)據(jù) 來(lái)實(shí)現(xiàn)的，每一個(gè)新的時(shí)鐘到來(lái)時(shí)提供一個(gè)新的地址 (這里指采樣時(shí)鐘 )。最簡(jiǎn)單的地址發(fā)生器就是計(jì)數(shù)器。每來(lái)一個(gè)時(shí)鐘計(jì)數(shù)器就加一 ， 直到加到計(jì)數(shù)器的最大值 為止 ，然后在從起始地址開(kāi)始。如果把計(jì)數(shù)器的輸出作為 ROM的地址輸入，那么波形就會(huì)連續(xù)的輸出了。 波形輸出的頻率直接由采樣時(shí)鐘頻率來(lái)控制。這種以計(jì)數(shù)器為基礎(chǔ)的地址發(fā)生器結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)就是整個(gè)波形 ROM的內(nèi)容都必須連續(xù)輸出。 圖 波形發(fā)生器的電路流程框圖 地址 發(fā)生器如圖 。它允許計(jì)數(shù)器在任何地址處開(kāi)始或終止，輸出頻率OUTF 可用下式表示 : OUTF = CLKF ? (結(jié)束地址 起始地址 )； 公式中 CLKF 為時(shí)鐘 頻率，這里假定計(jì)數(shù)器是逐個(gè)遞增的，因此 ROM的每一個(gè)點(diǎn)都可以訪問(wèn)到。由送入地址依次讀取數(shù)據(jù)，所以通過(guò) DAC轉(zhuǎn)換是離散的信號(hào)，這就是從集成運(yùn)放輸出的波形是由很多點(diǎn)組成的原因。 波形發(fā)生電路主要由時(shí)鐘電路、 FPGA 控制電路、 D/A 轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成 。 利用 FPGA 實(shí)現(xiàn)波形發(fā)生器的工作原理如下：時(shí)鐘脈沖產(chǎn)生一個(gè) 50Mhz 的固有頻率，送往 FPGA 目標(biāo)芯片，波形數(shù)據(jù) ROM 是由 FPGA中的 EAB 利用 LPMROM 實(shí)現(xiàn)，它所占的存儲(chǔ)容量小，轉(zhuǎn)換速度快， FPGA 中的波形發(fā)生控制電路向波形數(shù)據(jù) ROM 發(fā)出 地址信號(hào)，當(dāng)接受來(lái)自 FPGA 的地址信號(hào)后，將從數(shù)據(jù)線輸出相應(yīng)波形數(shù)據(jù)，地址變化的越快，輸出數(shù)據(jù)的速度越快，然后通過(guò) D/A 轉(zhuǎn)換對(duì)數(shù)據(jù)進(jìn)行處理。 在 FPGA 的頂層文件中，計(jì)數(shù)器通過(guò) 外來(lái)控制信號(hào) 和高速時(shí)鐘信號(hào)向波形數(shù)據(jù) ROM 發(fā)送地址信號(hào) , 輸出波形的頻率由發(fā)出地址信號(hào)的速度決定；波形數(shù)據(jù) ROM中存有發(fā)生器的波形數(shù)據(jù)，當(dāng)接受來(lái)自 FPGA 的地址信號(hào)后，將從數(shù)據(jù)線輸出相應(yīng)的波形數(shù)據(jù)。通過(guò)集成運(yùn)放將 D/A 的輸出電流轉(zhuǎn)換成輸出電壓 ,輸出電壓信號(hào)通過(guò)低通濾波電路輸出 ,從而得頻率穩(wěn)定的模擬信號(hào)在示波器上觀察。 D/A轉(zhuǎn)換器主要 采用 8位一體的 DAC0832， 由于輸出波形的頻率上限與 DA轉(zhuǎn)換器件的轉(zhuǎn)換速度有很重要的關(guān)系， 轉(zhuǎn)換 的速度由 DA轉(zhuǎn)換 周期為 1μs所決定， 輸入時(shí)鐘脈沖 D / A 轉(zhuǎn)換 濾波電路 波形輸出集成運(yùn)放計(jì)數(shù)器( 地址發(fā)生器 )波形數(shù)據(jù)存儲(chǔ)器F P GA邵陽(yáng)學(xué)院畢業(yè)設(shè)計(jì) （ 論文 ） 9 電壓為 +5V。負(fù)責(zé)將 ROM輸出數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)， DA轉(zhuǎn)換的電流信號(hào)通過(guò)集成運(yùn)放電路轉(zhuǎn)換成電壓信號(hào)，集成運(yùn)放接 12V電壓作 驅(qū)動(dòng)低通濾波電路電壓，模擬信號(hào)通過(guò)低通濾波后，可在示波器觀察到光滑的正弦波。 綜合上述方案 ， 采用 模擬電路的實(shí)現(xiàn)方法此方法的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，原理簡(jiǎn)單易懂，成本低廉，能基本生成正弦波。缺點(diǎn)是生成的波形單一，幅度和頻率固定，生成的波形不能滿足生產(chǎn)的需要，已 經(jīng)逐漸被淘汰。 采用 基于 MCU 波形發(fā)生器設(shè)計(jì)方案 采用單片機(jī)編程實(shí)現(xiàn)正弦波。 此方案的優(yōu)點(diǎn)是硬件電路簡(jiǎn)單，所用器件少，可相對(duì)容易地產(chǎn)生各種波形，在低頻區(qū)基本上能實(shí)現(xiàn)所要求的功能；缺點(diǎn)是控制較復(fù)雜，精度不易滿足，生成波形的頻率范圍小，特別是難以生成高頻波形。 DDS 技術(shù)波形發(fā)生器 是 利用單片機(jī)作為控制芯片，由 MCU 產(chǎn)生頻率控制字和相位控制字并送給 FPGA。這樣，需要高速運(yùn)行的電路均由 FPGA 實(shí)現(xiàn)，大大減輕了對(duì) MCU 速度的要求。且輸出信號(hào)頻率切換時(shí)間短，輸出信號(hào)頻率穩(wěn)定度高，輸出信號(hào)的頻率和相位可以快速程控切換，輸出 相位可連續(xù)改變，可編程以及靈活性大的優(yōu)點(diǎn)。此方案的缺點(diǎn)就是對(duì)硬件要求高，成本高等。 采用 FPGA 波形發(fā)生器設(shè)計(jì)方案 綜合了方案三的所有優(yōu)點(diǎn)，而且此方案用軟件來(lái)實(shí)現(xiàn)方案三中用硬件實(shí)現(xiàn)的功能，具有簡(jiǎn)單易操作的優(yōu)點(diǎn)也大大的降低了成本。由次可見(jiàn)，該方案更具有可行性，而且能很好地體現(xiàn)技術(shù)的先進(jìn)性。 邵陽(yáng)學(xué)院畢業(yè)設(shè)計(jì) （ 論文 ） 10 第 2 章 基于 FPGA 波形發(fā)生器電路設(shè)計(jì) 第 節(jié) 波形發(fā)生器 電路原理 波形發(fā)生電路主要由時(shí)鐘電路、 FPGA 控制電路、 D/A 轉(zhuǎn)換電路、集成運(yùn)放、低通濾波電路五部分組成。利用 FPGA 實(shí)現(xiàn)波形發(fā)生器的工作 原理如下：時(shí)鐘脈沖產(chǎn)生一個(gè) 50Mhz 的固有頻率，送往 FPGA 目標(biāo)芯片，用 LPMROM 來(lái)存儲(chǔ) FPGA中的波形數(shù)據(jù)，它所占的存儲(chǔ)容量小，轉(zhuǎn)換速度快， FPGA 中的波形發(fā)生控制電路向波形數(shù)據(jù) ROM 發(fā)出地址信號(hào)，按照硬件描述 VHDL 語(yǔ)言輸出的時(shí)序關(guān)系，從 數(shù)據(jù)線輸出相應(yīng)波形數(shù)據(jù)，地址變化的越快，輸出數(shù)據(jù)的速度越快，然后通過(guò) D/A 轉(zhuǎn)換對(duì)數(shù)據(jù)進(jìn)行處理。 D/A 負(fù)責(zé)將 ROM 輸出數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)， DA 轉(zhuǎn)換的電流信號(hào)通過(guò)集成運(yùn)放電路轉(zhuǎn)換成電壓信號(hào)，集成運(yùn)放接 12V 電壓作為驅(qū)動(dòng)低通濾電路電壓，模擬信號(hào)通過(guò)低通濾波后，可在示波器觀 察到光滑的正弦波，電路原理圖 所示。 圖 波形發(fā)生電路原理圖 第 節(jié) 單元電路設(shè)計(jì) D/A 電路設(shè)計(jì) （ 1） D/A 轉(zhuǎn)換電路 DAC0832 可編程數(shù)模轉(zhuǎn)換器是一種常用的電流輸出型的 8 位數(shù)模轉(zhuǎn)換電路，本次設(shè)計(jì)采用這種 D/A 轉(zhuǎn)換器。 DAC0832 在波形發(fā)生器 電路 如圖 所示 : / c s1/ C S2GND3D34D25D16D07D713D614D515D416GND10VR8V C C20X F E R17W R 218I O U T 212I O U T 111FB9U1D A C 0 8 3 2V C C+5+ 12 1 25 . 1 K7.2K1 0 3I / O 2439I / O 2547I / O 2648I / O 2749I / O 2850I / O 2951I / O 3052I / O 3153CONF76T C K77T D O74TMS57STATUS55T D I15VCC4GND46CLK02U2E P F 1 0 K 1 01234U4T O 1 2+512346578U3T L 0 8 2 1AOUT1 2 3 4 5678910HDR+5C1C20 .1 μ1.2K1K1K2 . 7 K1K1.5K邵陽(yáng)學(xué)院畢業(yè)設(shè)計(jì) （ 論文 ） 11 / c s1/ C S2GND3D34D25D16D07D713D614D515D416GND10VR8V C C20X F E R17W R 218I O U T 212I O U T 111FB9U1D A C0 8 3 25 1 P F123 8 4T L 0 8 2 1 / 1V C C+5+ 12 1 2OUT數(shù)據(jù)總路線 圖 DAC0832及外圍電路 在圖 ， CS 、 1WR 、 2WR 、 XFER 均接地， ILE 接高電平。為了保證 電壓幅度輸出 ，選用了 TL0821 構(gòu)成穩(wěn)幅電路， TL0821 是一款低功耗、高速、寬帶運(yùn)算放大器，具有很強(qiáng)的大電流驅(qū)動(dòng)能力。（實(shí)際電路測(cè)試表明，當(dāng)負(fù)載為 100Ω，輸出電壓峰值為 10V 時(shí)，帶寬大于 500KHz，幅度變化小于 ? 1。）穩(wěn)幅電路主要是將DAC0832 的輸出電流轉(zhuǎn)變?yōu)檩敵鲭妷?，為濾波電路提供電壓信號(hào)。 （ 2） D/A 轉(zhuǎn)換原理 本次設(shè)計(jì)采用的是 DAC0832可編程轉(zhuǎn)換器， 與 DAC0809模數(shù)轉(zhuǎn)換器的 100s模數(shù)轉(zhuǎn)換速度相比， DAC0832 數(shù)模 轉(zhuǎn)換器的輸出電流建立時(shí)間只需 1s。 因此，在可編程 DAC0832 數(shù)模轉(zhuǎn)換器上沒(méi)有設(shè)計(jì)轉(zhuǎn)換完成查詢標(biāo)志或轉(zhuǎn)換完成中斷請(qǐng)求輸出信號(hào)，不能夠采用查詢等待方式或者中斷響應(yīng)方式啟動(dòng) DAC0832 數(shù)模轉(zhuǎn)換器的數(shù)模轉(zhuǎn)換過(guò)程，只能夠使用直接控制方式啟動(dòng) DAC0832 數(shù)模轉(zhuǎn)換器的數(shù)模轉(zhuǎn)換操作。 DAC0832 的內(nèi)部結(jié)構(gòu)圖如圖 所示 圖 DAC0832的內(nèi)部結(jié)構(gòu)圖 下面詳細(xì)介紹在本設(shè)計(jì)中應(yīng)用到的 8 位數(shù)據(jù)寬度的 DCA0832 轉(zhuǎn)換器內(nèi)部結(jié)構(gòu)與引腳功能。 輸入鎖存器( 8 )7D0D7Q0QDAC寄存器( 8 )DAC寄存器( 8 )7DI0DIL IECS1WR2WRCCVDGNDAGNDREFU1O U TI2OUTIFBR2LE1LE邵陽(yáng)學(xué)院畢業(yè)設(shè)計(jì) （ 論文 ） 12 DAC0832 的內(nèi)部有三部分組成，“ 8 位輸入寄存器”用 于存放 CPU 送來(lái)的數(shù)字量，使輸入數(shù)字量得到緩沖和鎖存，由 LEI 加以控制。“ 8 位 DAC 寄存器”用于存放待轉(zhuǎn)換數(shù)字量，由 2LE 控制。“ 8 位 D/A 轉(zhuǎn)換電路”由 8 位 T 形電阻網(wǎng)和電子開(kāi)關(guān)組成，電子開(kāi)關(guān)受“ 8 位 DAC 寄存器”輸出控制， T 形電阻網(wǎng)能輸出和數(shù)字量成正比的模擬電流。所以說(shuō)， DAC0832 需要外接集成運(yùn)放才能將電流轉(zhuǎn)變成輸出電壓?！?8 位輸出寄存器”和“ 8 位 DAC 寄存器”用以實(shí)現(xiàn)兩次緩沖，這樣可以提高轉(zhuǎn)換速 。 （ 3） 工作方式 由于 DAC0832 內(nèi)部有兩級(jí)緩沖寄存器，所以有三種工作方式可供選擇： ① 直通工作方式 1WR 、 2WR 、 XFER 及 CS 接低電平， ILE 接高電平。即不用寫信號(hào)控制，外部輸入數(shù)據(jù)直通內(nèi)部 8 位 D/A 轉(zhuǎn)換器的數(shù)據(jù)輸入端。 ② 單緩沖工作方式 2WR 、 XFER 接低電平，使 8 位 DAC 寄存器處于直通狀態(tài)，輸入數(shù)據(jù)經(jīng)過(guò) 8 位輸入寄存器緩沖控制后直接進(jìn)入 D/A 轉(zhuǎn)換器。 ③ 雙緩沖工作方式 兩個(gè)寄存器均處于受控狀態(tài)，輸入數(shù)據(jù)要經(jīng)過(guò)兩個(gè)寄存器緩沖控制后才進(jìn)入 D/A 轉(zhuǎn)換器。這種工作方式可以用來(lái)實(shí)現(xiàn)多片 D/A 轉(zhuǎn)換器的同步輸出。