【正文】 專用模塊的 VHDL 程序設計 ............................................ 9 單片機主控模塊 ............................................................................................... 15 AT89C51 單片機性能 ................................................................................ 15 單片機控制電路 ........................................................................................ 17 輸入信號整形模塊 ........................................................................................... 19 外圍電路設計 ................................................................................................... 19 鍵盤接口電路 ............................................................................................ 19 顯示電路 .................................................................................................... 20 電源模塊 .................................................................................................... 21 其它電路 .................................................................................................... 21 第四章 軟件部分 ..................................................................................................... 22 QUARTUS II 概述 ................................................................................................ 22 QUARTUS II 使用 VHDL 實現(xiàn)系統(tǒng)功能的全過程 ............................................. 23 電子系統(tǒng)的設計方法 ................................................................................ 23 “自頂向下”與“自底向上”的設計方法 ............................................. 24 VHDL 語言簡介 .......................................................................................... 25 本系統(tǒng) CPLD 模塊的頂層設計 .................................................................. 26 單片機的匯編語言編程 ................................................................................... 26 東華理工大學畢業(yè)設計（論文） 目錄 2 單片機主程序 ............................................................................................ 26 測頻、測周期、測脈寬及測占空比子程序 ............................................ 27 第五章 實驗測試及誤差分析 ................................................................................. 29 實驗測試及誤差分析 ....................................................................................... 29 實驗測試的方法 ........................................................................................ 29 系統(tǒng)的硬件驗證 ........................................................................................ 29 誤差分析 .................................................................................................... 29 第六章 實驗仿真結(jié)果 ............................................................................................ 31 硬件試驗情況 .................................................................................................. 31 仿真結(jié)果 ........................................................................................................... 31 第七章 設計總結(jié) ....................................................................................................... 33 致 謝 .......................................................................................................................... 34 附錄 參考文獻 .......................................................................................................... 35 東華理工大學畢業(yè)設計（論文） 緒論 1 第一章 緒 論 頻率的概念就是 1S 時間內(nèi)被測信號的周期個數(shù)，最直接的測量方法就是單位時間內(nèi)計數(shù)法，這種方法比較適合高頻測量。低頻通常用測周期法。這兩種方法的測量精度不固定，與被測信號的范圍相關(guān)。 等精度頻率測量法融合以上兩種方法的優(yōu)點，可兼顧低頻與高頻信號 。但較以上兩種方法而言，等精度頻率測量有較高的測量精度，且誤差不會隨著被測信號頻率的改變而改變。 測頻一直以來都是電子和通訊系統(tǒng)工作的重要手段之一。高精度的測頻儀和頻率發(fā)生器有著廣泛的市場前景。以往的測頻儀都是在低頻段利用測周的方法、高頻段用測頻 的方法，其精度往往會隨著被測頻率的下降而下降。該測頻儀利用等精度的測頻原理，保證了整個測試范圍內(nèi)恒定的測試精度。 伴隨著我國航空航天、電子、自動化測量、測控等領域的高速發(fā)展，對信號的測量也越來越多的，應用在以上的各個領域。而且隨著小數(shù)點后面數(shù)字的不斷增多，對被測信號的精度的要求也隨之提高。等精度數(shù)字頻率計就是為滿足以上要求應運而生的高科技產(chǎn)物。 容及相關(guān)技術(shù) ? CPLD 的原理、開發(fā)步驟 ? 基于 Quartus II 和 VHDL 的自頂向下，模塊化的數(shù)字電子系統(tǒng)開發(fā) ? CPLD 與單片機、 DSP 等器件的協(xié)作開發(fā) 技術(shù) ? 等精度數(shù)字頻率計原理與設計 該測頻系統(tǒng)的設計揚棄了傳統(tǒng)的自下而上的數(shù)字電路設計方法，采用先進的 EDA技術(shù)及自上而下的設計，把資源豐富、控制靈活及良好人機對話功能的 AT89C51 單片機和具有內(nèi)部結(jié)構(gòu)重組、現(xiàn)場可編程的 CPLD 芯片完美的相結(jié)合起來，實現(xiàn)了對 0. 1Hz70MHz信號頻率的等精度測量。由于 CPLD 具有連續(xù)連接結(jié)構(gòu)，易于預測延時，使電路仿真會更加準確，且編程方便，速度快，集成度高，價格低，從而使系統(tǒng)研制周期大大縮短，產(chǎn)品的性能價格比較高。 CPLD 芯片采用流行的 VHDL語言編程，并在 Quartus II 設計平臺上實現(xiàn)了全部編程設計，單片機采用底層匯編語言編程，可以精確地控制測頻計數(shù)閘門的開啟和關(guān)閉，東華理工大學畢業(yè)設計（論文） 緒論 2 從而進一步提高了測量精度。該數(shù)字頻率計的設計及實現(xiàn)也具有良好的應用價值和推廣前景。后面幾章將對系統(tǒng)的軟硬件設計進行詳細論述。 傳統(tǒng)的測頻原理是在一定的時間間隔內(nèi)測某個周期信號的重復變化次數(shù) N，其頻 率可表示為 f=N/T，其原理框圖見圖 11。這種測量方式的精度隨被測信號頻率的變 化而變化。 脈 沖 形 成 電 路 閘 門 電 路 計 數(shù) 譯 碼 器門 控 電 路時 基 信 號 發(fā) 生 器圖 1 1 傳 統(tǒng) 測 頻 原 理 框 圖 當方波預置門控信號由 低變?yōu)楦唠娖綍r，經(jīng)整形后的被測信號上升一沿啟動 D觸發(fā)器，由 D 觸發(fā)器的 R 端同時啟動可控計數(shù)器 CNT1 和 CNT2 同時計數(shù)，當預置門為低電平時，隨后而至的被測信號使可控計數(shù)器同時關(guān)閉。設 FX 為整形后的被測信號， FS 為基準頻率信號，若在一次預置門高電平脈寬時間內(nèi)被測信號計數(shù)值為 Nx,基準頻率計數(shù)值為 Ns，則有 : FX= (FS/Ns) Nx 東華理工大學畢業(yè)設計（論文） 總體設計思路 4 第二章 總體設計思路 多周期同步測量方法 等精度測量就是多周期同步測量法的一種衍生。多周期同步測量法是在直接測頻的基礎上發(fā)展起來的，在目前的測 頻系統(tǒng)中得到越來越廣泛的應用。多周期同步測量原理框圖如圖 11所示。首先被測信號 fx從輸入通道進入閘門 A，標準信號 f0通過時基選擇進入閘門 B，被測信號在同步邏輯控制電路的作用下，產(chǎn)生一個與被測信號同步的閘門信號。當實際閘門打開時間控制為 Tr時，即閘門 A、 B被同時打開 T 時間，這時，計數(shù)器 A 和計數(shù)器 B 同時分為對 fx和 f0的周期數(shù)進行累加計數(shù)。在 T 時間內(nèi)，若計數(shù)器 A的累計數(shù)為 Na，計數(shù)器 B 的累計數(shù)為 Nb，則 Na=Tr*fx和 Nb=Tr*f0，因此可以計算出被測頻率 fx=f0(Na/Nb)。 輸 入 通 道 閘 門 A 計 數(shù) 器 A顯 示運 算 器控 制 電 路時 基 分 頻 閘 門 B 計 數(shù) 器 Bf xf 0 圖 21 等精度測量原理圖 由此可見，多周期同步法測頻技術(shù)的實際閘門時間 Tr不是固定的值，而是被測信號周期的整數(shù)倍，計數(shù)器 A的計數(shù)脈沖與閘門 A 的開、閉是完全同步的，因而不存在 +1 個 等精度測量 原理 東華理工大學畢業(yè)設計（論文） 總體設計思路 4 圖 22 等精度數(shù)字頻率計原理圖 在圖中，預置門控信號是寬度為 Tpr的一個脈沖， CNT1 和 CNT2 是兩個可控的計數(shù)器。標準頻率信號從 CNT1 的時鐘輸入端 CLK輸入，其頻率為 fs，經(jīng)整 形后的被測信號從 CNT2 的時鐘輸入端 CLR 輸入，設其實際頻率為 fx。當預置門控信號為高時，經(jīng)整形后的被測信號的上升沿通過 D 觸發(fā)器的 Q 端同時啟動計數(shù)器CNT1 和 CNT2。 CNT1 和 CNT2 分別對被測信號 (頻率為 fx)和標準頻率信號 (頻率為 fs)同時計數(shù)。當預置門信號為低電平時。隨后而至的被測信號的上升沿將使兩個計數(shù)器同時關(guān)閉。設在一次預置門時間 Tpr內(nèi)對被測信