八位二進制累加器的設計-文庫吧
2025-01-15 15:01 本頁面
【正文】 再進行 存 儲 ，這樣就可以實現(xiàn)累加的功能了。 A COUT B SUM OUT CIN 累加器結構圖 三、 方案選擇 八 位二進制累加器 主要由兩大模塊組成： 八 位加法器與 八 位寄存器 。 八 位寄存器主要是由觸發(fā)器組成的， 八 位加法器由一位全加器組成，所以最終歸結到 八 位加法器的組成方式與各類觸發(fā)器方案的選擇。 位加法器的選擇： (1)串行進位的并行加法器 。 (2)并行進位的并行加法器 。 a) 組內(nèi)并行 ,組間串行的進位鏈 b) 組內(nèi)并行 ,組間并行的進位 鏈 它們的目的就是要進位信號的產(chǎn)生盡可能的快 ,因此產(chǎn)生了二重進位鏈或更高重進位鏈 ,顯然進位速度的提高是以硬件設計的復雜化為代價來實現(xiàn)的 。 （ 3） 串行加法進位 串行加法進位從最低位進到最高位，即整個進位是分若干步驟進行的。 優(yōu)點 ： 具有器件少、成本低 、 電路結構簡單 的優(yōu)點。缺點： 運算速度慢。 （ 4） 超前進位 超前進位的所有位數(shù)進位是同時完成的。一個 CP脈沖就能完成整個進位過程。優(yōu)點：運算速度快。缺點： 電路復雜。 顯然，串行進位方式的進位延遲時間太長了，要提高加法運算的速度，就要盡可能地減少進位延遲時間， 也就是要 改進進位方式，這就產(chǎn)生了并行進位方式和分組并行進位方式 。 ： （ 1） 正電平觸發(fā)式觸發(fā)器： 觸 發(fā) 器 全 加 器 正電平觸發(fā)式觸發(fā)器 的狀態(tài)在 CP=1 期間翻轉，在 CP=0 期間保持不變。電平觸發(fā)式觸發(fā)器的缺點是存在空翻現(xiàn)象，通常只能用于數(shù)據(jù)鎖存。 （ 2） 主從觸發(fā)器： 主從觸發(fā)器 由分別工作在時鐘脈沖 CP 不同時段的主觸發(fā)器和從觸發(fā)器 構成，通常只能在 CP 下降沿時刻狀態(tài)發(fā)生翻轉，而在 CP 其他時刻保持狀態(tài)不變。它雖然克服了空翻，但對輸入信號仍有限制。 （ 3） 邊沿觸發(fā)器： 邊沿觸發(fā)器 只能在 CP 上升沿（或下降沿）時刻接受輸入信號 ，其狀態(tài)只能在 CP 上升沿（或下降沿）時刻發(fā)生翻轉。它應用范圍廣、可靠性高、抗干擾能力強。 ： 綜上所述，整體考慮，最終選擇 具有器件少、成本低 、 電路結構簡單 等優(yōu)點的 串行加法進位方式，觸發(fā)器選用能 克服 空翻 、 可靠性高、抗干擾能力強 的 維持阻塞式邊沿 D 觸發(fā)器 。 四、 設計詳細內(nèi)容 模塊一、 DESIGN A CMOS FULL ADDER 全加器介紹（包括工作原理，功能邏輯等） 全加器是用門電路實現(xiàn)兩個二進制數(shù)相加并求出和的組合線路，稱為一位全加器。一位全加器可以處理低位進位，并輸出本位加法進位。多個一位全加器進 行級聯(lián)可以得到多位全加器。 一位全加器的表達式如下： Si=Ai⊕ Bi⊕ Ci1 第二個表達式也可用一個異或門來代替或門對其中兩個輸入信號進行求和： 全加器晶體管級電路： 各 MOS管參數(shù)： 全加器 晶體管級 原理圖繪制 注意： Cin 為關鍵信號 (最后穩(wěn)定信號 )，故靠近輸出端，可以減小延時。 全加器邏輯功能驗證 全加器的邏輯表達式可表示為： 其真值表如下表所示： 輸入 輸出 A B Cin Sum Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器延時及功耗分析 首先，對上面的全加器進行封裝。 DesignCreateFrom Cellview,生成的封裝 symbol 如圖 所示。 對 上面的全加器原理圖進行封裝之后，建立如圖所示的 Full_Adder_test 原理圖，原理圖主要用來分析全加器的延時以及功耗等。 由于要測量最壞情況下的延時以及功耗，所以首先應分析何時才是最壞的情況。由全加器原理圖圖一可以看出，最長的 MOS 管鏈是輸入 A、 B、 Cin 的三個 MOS 管，所以最大的延時就取決于這最長的 MOS 管鏈。下面我們來分析該鏈最壞下降延時情況下的輸入條件，如圖所示 (a) 輸入 B=0 保持不變 (b) 輸入 B由 01 變化 由于節(jié)點寄生電容的存在，所以每一 次充放電的過程中，都要對寄生電容 C1及C2進行充放電，進而增加了傳輸延時。如圖所示，當 Cin=1， A=1， B=0保持不變，即Cin、 A輸入的 NMOS管導通， B輸入的 NMOS管截止， NMOS沒有到地的通路，負載電容不會放電，然而不期望的是， Cin和 A反而會對寄
試題試卷相關推薦
鄂ICP備17016276號-1