【正文】 設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的 系統(tǒng)模型 。 （ 4） 獨(dú)立于器件 的設(shè)計(jì)、與工藝無關(guān) ： 設(shè)計(jì)人員用 VHDL 進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)其功能。 （ 5） 很強(qiáng)的移植能力 ： VHDL 是一種標(biāo)準(zhǔn)化的硬件描述語言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。 （ 6） 易于共享和復(fù)用 ： VHDL 采用基于庫（ Library）的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以 使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)。 VHDL 語言優(yōu)勢(shì) 與其他硬件描述語言相比， VHDL 具有以下 優(yōu)勢(shì) ： （ 1） VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （ 2） VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 （ 3） VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分 解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。 （ 4）對(duì)于用 VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 （ 5） VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 Quartus II 軟件 介紹 QuartusII是 Altera公司 的綜合性 PLD開發(fā)軟件，支持原理圖、 VHDL、 VerilogHDL以 及 AHDL（ Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD設(shè)計(jì)流程。 畢業(yè)設(shè)計(jì)（論文） 12 Quartus II可以在 XP、 Linux以及 Unix上 使用，除了可以使用 Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 Quartus II支持 Altera的 IP核，包含了 LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì) 的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方 EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方 EDA工具。 此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺(tái)。 Maxplus II 作為 Altera的上一代 PLD設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前 Altera已經(jīng)停止了對(duì) Maxplus II 的更新支持， Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。 Altera在 Quartus II 中包含了許多諸如 SignalTap II、 Chip Editor和 RTL Viewer的設(shè)計(jì)輔助工具，集成了 SOPC和HardCopy設(shè)計(jì)流程，并且繼承了 Maxplus II 友好的圖形界面及簡(jiǎn)便的使用方法。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境 , 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。 Quartus II 軟件設(shè)計(jì)流程 圖 Quartus II軟件設(shè)計(jì)流程圖 （ 1）設(shè)計(jì)輸入：可以采用原理圖輸入、 HDL語言描述、 EDIF網(wǎng)表輸入及波形輸入設(shè)計(jì)輸入 編寫程序 編譯 編譯 仿真與定時(shí)分析 系統(tǒng)測(cè)試 修改設(shè)計(jì) 畢業(yè)設(shè)計(jì)（論文） 13 等幾種方式。 （ 2）編譯：先根據(jù)設(shè)計(jì)要求設(shè)定編譯參數(shù)和編譯策略，如器件的選擇、邏輯綜合方式的選擇等。然后根據(jù)設(shè)定的參數(shù)和策略對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報(bào)告文件、延時(shí)信息文件及編程文件，供分析仿真和編程使用。 （ 3）仿真：仿真包括功能仿真、時(shí)序仿真和定時(shí)分析，可以利用軟件的仿真功能來驗(yàn)證設(shè)計(jì)項(xiàng)目的邏輯功能是否正確。 （ 4）編程與驗(yàn) 證：用經(jīng)過仿真確認(rèn)后的編程文件通過編程器（ Programmer）將設(shè)計(jì)下載到實(shí)際芯片中，最后測(cè)試芯片在系統(tǒng)中的實(shí)際運(yùn)行性能。 在設(shè)計(jì)過程中，如果出現(xiàn)錯(cuò)誤，則需重新回到設(shè)計(jì)輸入階段，改正錯(cuò)誤或調(diào)整電路后重復(fù)上述過程。 程序模塊設(shè)計(jì) VHDL 采用的是自頂向下的設(shè)計(jì)方式，頂層模塊由 按鍵 和模式選擇模塊， 三選一模塊， 音頻轉(zhuǎn)化模塊 和 儲(chǔ)存模塊 ，顯示模塊 五 個(gè)模塊 主要模塊 組成 ，其中存儲(chǔ)模塊包括自動(dòng)播放模塊和錄音模塊 。 如 圖 所示 是頂層設(shè)計(jì)原理圖。 各模塊的程序詳細(xì)見附錄 C。 畢業(yè)設(shè)計(jì)（論文） 14 頂層 文件 原理圖 圖 頂層 文件 原理圖 畢業(yè)設(shè)計(jì)（論文） 15 按鍵掃描 與模式控制 模塊 按鍵掃描與模式控制 模塊， 如圖 所示。 圖 按鍵掃描與模式控制 模式 （ 1） Clk引腳外接 25MHZ 時(shí)鐘 頻率； （ 2） Keyin 引腳外接 8 個(gè)按鍵（ S1… S8） 。 它實(shí)現(xiàn)的功能是： ① 當(dāng)只有 S1 按下時(shí) YinFu=1， CON 保持不變； ② 當(dāng)只有 S2 按下時(shí) YinFu=2， CON 保持不變； 依次類推 ?? ⑧ 當(dāng)只有 S8 按下時(shí) YinFu=8， CON 保持不變； （ 3）模 式選擇： ①當(dāng) 有 S1 與 S2 同時(shí) 按下時(shí) YinFu=0， CON=0（手動(dòng)彈奏模式）； 第一個(gè)數(shù)碼管顯示為 0； ②當(dāng) 有 S1 與 S3 同時(shí) 按下時(shí) YinFu=0， CON=1（錄音模式）； 第一個(gè)數(shù)碼管顯示為 1； ③當(dāng) 有 S1 與 S4 同時(shí) 按下時(shí) YinFu=0， CON=2（錄音播放模式）； 第一個(gè)數(shù)碼管顯示為 2； ④當(dāng) 有 S1 與 S5 同時(shí) 按下時(shí) YinFu=0， CON=3（自動(dòng)播放模式）。 第一個(gè)數(shù)碼管顯示為 3。 畢業(yè)設(shè)計(jì)（論文） 16 錄音模塊 圖 錄音模塊 軟件框圖 （ 1） CLK,clock 接 25MHZ 時(shí)鐘頻率 （ 2）錄音模塊 實(shí) 現(xiàn)功能如下： ① 當(dāng) INCON=0 時(shí)（手動(dòng)彈奏模式） address 清零； ② 當(dāng) INCON=1 時(shí) （錄音模式） address 以 1200,000/25,000,000s 的速度自加；wren=1；保存 data 端的數(shù)據(jù)到對(duì)應(yīng)地址； ③ 當(dāng) INCON=2 時(shí)（錄音播放模式） address 清零同時(shí)以 1200,000/25,000,000s的速度自加； wren=0；讀取對(duì)應(yīng)地址的數(shù)據(jù)于 q 端輸出； ④ 當(dāng) INCON=3 時(shí)（錄音模式） address 清零 。 自 動(dòng)播放模塊 自動(dòng)播放模塊如下圖 所示： 圖 自動(dòng)播放 模塊軟件框圖 （ 1） CLK 接 25MHZ 時(shí)鐘頻率 。 （ 2） YINFU 接 ROM 輸出端 q 端反饋 。 （ 3） ROM 中存放自動(dòng)播放的歌曲，其 文件存放的歌曲如表 所示 。 （ 4）自動(dòng)播放模塊 實(shí)現(xiàn)的功能有： ① 當(dāng) INCON=3 且 YINFU/=30 時(shí) address 以 的速度自加； q 端輸出對(duì)應(yīng)地址音符 ； 畢業(yè)設(shè)計(jì)（論文） 17 ② 當(dāng) INCON=3 且 YINFU=30 時(shí) address 以 1/5000s 的速度自加； q 端輸出 對(duì)應(yīng)地址音符； ③ 當(dāng) INCON/=3 時(shí) address 清零 。 表 文件中存放的歌曲 ： Addr 0000 0001 0010 0011 0100 0101 0110 0111 8 0 0 0 0 0 0 3 5 16 30 5 5 5 3 6 6 7 24 8 30 8 6 8 6 5 5 32 5 5 3 5 30 5 5 5 40 3 6 6 7 6 0 6 6 48 5 8 8 8 8 30 8 6 56 8 6 9 9 9 9 12 12 64 30 12 12 12 30 12 10 9 72 8 8 6 6 6 8 6 8 80 9 9 30 9 8 9 8 10 88 9 9 9 9 10 10 30 10 96 30 10 9 9 8 8 30 8 104 9 8 6 5 5 5 0 5 112 6 5 9 10 8 0 0 0 120 128 （ 5） ROM 中的音符是根據(jù)歌曲 《童年》 編寫過來 的，歌曲 見 附錄 B所示 。 三選一模塊 （ 1）三選一模塊是選擇功能的執(zhí)行模式，也就是通過按鍵控制模塊連接于三選一模塊。 （ 2） 實(shí)現(xiàn)的功能有： ①當(dāng) INCON=0 時(shí) (手動(dòng)彈奏模式 ) YINFU=YINFU1。 ②當(dāng) INCON=1 時(shí)（錄音模式） YINFU=YINFU1。 ③當(dāng) INCON=2 時(shí)（錄音播放模式） YINFU=YINFU2。 ④當(dāng) INCON=3 時(shí)（自動(dòng)播放模式） YINFU=YINFU3。 畢業(yè)設(shè)計(jì)（論文） 18 圖 三選一模塊 軟件 音符轉(zhuǎn)換為頻率模塊 圖 音符轉(zhuǎn)換為頻率模塊 此模塊用于將音符轉(zhuǎn)換成與音符對(duì)應(yīng)的頻率值輸出 。 如：輸入為低音 1，則輸出值為 131。（ 131 是頻率的四舍五入值） 。 詳細(xì) 音頻頻率 情況見下表 436。 表 436 音符頻率對(duì)照表 音調(diào) C D E F G A B 唱名 1 2 3 4 5 6 7 低音 131 147 165 175 196 221 248 中音 262 294 330 350 393 441 496 高音 525 589 661 700 786 882 990 根據(jù)組成樂曲的每個(gè)音符的發(fā)音頻率值及其持續(xù)的時(shí)間是樂曲能連續(xù)演奏所需的 2 個(gè)基本要素，首先讓我們來了解音符與頻率的關(guān)系。樂曲的 12 平均率規(guī)定：每 2個(gè)八度音 (如簡(jiǎn)譜中的中音 1與高音 1)之間的頻率相差 1 倍。在 2 個(gè)八度音之間，又可分為 12 個(gè)半音，每 2 個(gè)半音的頻率比為 212 。另外，音符 A(簡(jiǎn)譜中的低音 6)的頻率為 440 Hz，音符 B 到 C 之間、 E 到 F 之間為半音，其余為全音。由此可以計(jì)算出簡(jiǎn)譜 中從低音 1 至高音 1 之間每個(gè)音符的頻率， 產(chǎn)生各音符所需的頻率可用分頻器實(shí)現(xiàn)，由于各音符對(duì)應(yīng)的頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，故必須將計(jì)算得到的分頻數(shù)四舍五入取整。若分頻器時(shí)鐘頻率過低，則由于分頻系數(shù)過小， 四舍五入取整后的誤差較大；若時(shí)鐘頻率過高，雖然誤差變小，但會(huì)增加分頻器的分頻級(jí)數(shù)。畢業(yè)設(shè)計(jì)（論文） 19 實(shí)際的設(shè)計(jì)應(yīng)綜合考慮兩方面的因素，在盡量減小頻率誤差的前提 下取合適的時(shí)鐘頻率。實(shí)際上，只要各個(gè)音符間的相對(duì) 頻 率關(guān)系不變，演奏出的樂曲聽起來都不會(huì)“走調(diào)”。 分頻模塊 圖 分頻模塊 分頻模塊 用于產(chǎn)生 8 個(gè)音符對(duì)應(yīng)當(dāng)頻率，因此需使用 8 個(gè)不同分頻數(shù)的分頻器。CLK2 接 25MHZ時(shí)鐘脈沖時(shí)，輸入端 frequency的值即為輸出端的頻率脈沖值。 表 給出了音符，頻率 的對(duì)應(yīng)關(guān)系 。分頻器直接對(duì) 25MHz 晶振分頻，可減少計(jì)算誤差，得到較好的音質(zhì)。 表 音符，頻率及分頻數(shù)對(duì)應(yīng)關(guān)系 音符 C(中央 ) D E F G A B C(高音 ) (簡(jiǎn)譜 ) 1 2 3 4 5 6 7 1 頻率 （ Hz） 對(duì)25MHz晶振的分頻數(shù) 95555 85132 75843 71586 63776 56818 50620 47778 例如：中央 C 的頻率是 ，如果先將 25MHz 頻率降到 1MHz，再進(jìn)行1000000/=3822（只取整數(shù)）次分頻，得到的將是 ，而直接進(jìn)行25000000/＝ 95555 次分頻，則得到的是 ，可見，頻率更加準(zhǔn)確，音響效果更好。通過實(shí)際測(cè)試，也證明了這一現(xiàn)象 。 數(shù)碼管顯示模塊 此模塊用來顯示當(dāng)前處于何種模式下以及播放的音符代碼，第一個(gè)數(shù)碼管顯示輸入端 YANZHENG_A 的值，第八個(gè)數(shù)碼管用來顯示 YANZHENG_h 的值。 也就是說通過手動(dòng)彈奏控制按鍵模塊，鍵值輸入到主模塊后在數(shù)碼管上顯示，第一個(gè)數(shù)碼管顯示當(dāng)前操作的功能模式，第八個(gè)顯示當(dāng)前的彈奏音符代碼。 畢業(yè)設(shè)計(jì)（論文） 20 圖 數(shù)碼管顯示模塊 畢業(yè)設(shè)計(jì)（論文） 21 第 5 章 調(diào)試 系統(tǒng)調(diào)試 正確的調(diào)試 系統(tǒng)才能使