【正文】 wrcontrol_aclr_a : STRING )。 power_up_uninitialized : STRING。 numwords_a : NATURAL。 init_file : STRING。 END RAM。 clock : IN STD_LOGIC 。 USE 。 end if。 if us=1202100 then us=0。 IF INCON=10 THEN WREN=39。 S=0000000000。 M=0000000000。 end if。 address=S。EVENT AND CLK=39。 ********************************************************************** ARCHITECTURE a of luyinCON is SIGNAL S:std_logic_vector(9 downto 0):=0000000000。 INCON:in std_logic_vector(1 downto 0)。 USE 。 end case。 WHEN 10001000=YinFu=00000。 WHEN 10100000=YinFu=00000。 WHEN 10000000=YinFu=01000。 WHEN 00100000=YinFu=00110。 WHEN 00001000=YinFu=00100。 S1 WHEN 00000010=YinFu=00010。 ********************************************************************** ARCHITECTURE a of anjiansaomiao is SIGNAL M:std_logic_vector(1 downto 0):=00。 clk:in std_logic。 USE 。這些對我以后的學習和工作都會有很大的幫助。 從方案的設(shè)計，查資料，收集資料，查閱相關(guān)書籍和閱覽網(wǎng)絡(luò)上的資料，組織論文以及軟件程序編寫和設(shè)計，經(jīng)歷了一波又一波的困難，但是我在不斷攻克。 無論是生活還是學習上，導師給了我無微不至的關(guān)懷，在指導和幫助我學術(shù)進步上傾注了極大的心血。如果功能選擇是錄音模式，那么在數(shù)碼管上都會有顯示和反應。自動播放能存儲 256個音符。 調(diào)試步驟與現(xiàn)象 調(diào)試步驟 現(xiàn)象 現(xiàn)象判斷 操作 蜂鳴器 左邊數(shù)碼管顯示播放模式 右邊數(shù)碼管顯示當前播放音符值 正常 按下 S8 與 S7 無聲 0 0 按下 S1 鍵 發(fā)出中音 1 0 1 按下 S2 鍵 發(fā)出中音 2 0 2 按下 S3 鍵 發(fā)出中音 3 0 3 按下 S4 鍵 發(fā)出中音 4 0 4 按下 S5 鍵 發(fā)出中音 5 0 5 按下 S6 鍵 發(fā)出中音 6 0 6 按下 S7 鍵 發(fā)出中音 7 0 7 按下 S8 鍵 發(fā)出高音 1 0 A 按下 S8 與 S6 無聲 1 0 按下 S1 鍵 發(fā)出中音 1 1 1 按下 S2 鍵 發(fā)出中音 2 1 2 按下 S3 鍵 發(fā)出中音 3 1 3 按下 S4 鍵 發(fā)出 中音 4 1 4 按下 S5 鍵 發(fā)出中音 5 1 5 按下 S6 鍵 發(fā)出中音 6 1 6 按下 S7 鍵 發(fā)出中音 7 1 7 按下 S8 鍵 發(fā)出高音 1 1 A 畢業(yè)設(shè)計（論文） 22 按下 S8 與 S5 鍵 依次發(fā)出中音 1至高音 1 2 依次顯示 1， 2， 3， 4， 5， 6， 7， A 按下 S8 與 S4 鍵 播放歌曲 3 曲譜依次顯示 畢業(yè)設(shè)計（論文） 23 結(jié) 論 本課題基于 FPGA器件的多更能電子琴的設(shè)計， 基本 實現(xiàn)了所要實現(xiàn)的功能。 畢業(yè)設(shè)計（論文） 20 圖 數(shù)碼管顯示模塊 畢業(yè)設(shè)計（論文） 21 第 5 章 調(diào)試 系統(tǒng)調(diào)試 正確的調(diào)試 系統(tǒng)才能使各模塊電路正常工作，實現(xiàn)高穩(wěn)定性的功能 。 表 音符，頻率及分頻數(shù)對應關(guān)系 音符 C(中央 ) D E F G A B C(高音 ) (簡譜 ) 1 2 3 4 5 6 7 1 頻率 （ Hz） 對25MHz晶振的分頻數(shù) 95555 85132 75843 71586 63776 56818 50620 47778 例如：中央 C 的頻率是 ，如果先將 25MHz 頻率降到 1MHz，再進行1000000/=3822（只取整數(shù)）次分頻，得到的將是 ，而直接進行25000000/＝ 95555 次分頻，則得到的是 ，可見，頻率更加準確，音響效果更好。 分頻模塊 圖 分頻模塊 分頻模塊 用于產(chǎn)生 8 個音符對應當頻率，因此需使用 8 個不同分頻數(shù)的分頻器。由此可以計算出簡譜 中從低音 1 至高音 1 之間每個音符的頻率， 產(chǎn)生各音符所需的頻率可用分頻器實現(xiàn)，由于各音符對應的頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，故必須將計算得到的分頻數(shù)四舍五入取整。 表 436 音符頻率對照表 音調(diào) C D E F G A B 唱名 1 2 3 4 5 6 7 低音 131 147 165 175 196 221 248 中音 262 294 330 350 393 441 496 高音 525 589 661 700 786 882 990 根據(jù)組成樂曲的每個音符的發(fā)音頻率值及其持續(xù)的時間是樂曲能連續(xù)演奏所需的 2 個基本要素，首先讓我們來了解音符與頻率的關(guān)系。 畢業(yè)設(shè)計（論文） 18 圖 三選一模塊 軟件 音符轉(zhuǎn)換為頻率模塊 圖 音符轉(zhuǎn)換為頻率模塊 此模塊用于將音符轉(zhuǎn)換成與音符對應的頻率值輸出 。 （ 2） 實現(xiàn)的功能有： ①當 INCON=0 時 (手動彈奏模式 ) YINFU=YINFU1。 （ 3） ROM 中存放自動播放的歌曲，其 文件存放的歌曲如表 所示 。 第一個數(shù)碼管顯示為 3。 各模塊的程序詳細見附錄 C。 （ 4）編程與驗 證：用經(jīng)過仿真確認后的編程文件通過編程器（ Programmer）將設(shè)計下載到實際芯片中，最后測試芯片在系統(tǒng)中的實際運行性能。 Quartus II 軟件設(shè)計流程 圖 Quartus II軟件設(shè)計流程圖 （ 1）設(shè)計輸入：可以采用原理圖輸入、 HDL語言描述、 EDIF網(wǎng)表輸入及波形輸入設(shè)計輸入 編寫程序 編譯 編譯 仿真與定時分析 系統(tǒng)測試 修改設(shè)計 畢業(yè)設(shè)計（論文） 13 等幾種方式。 Maxplus II 作為 Altera的上一代 PLD設(shè)計軟件，由于其出色的易用性而得到了廣泛的應用。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。 （ 4）對于用 VHDL完成的一個確定的設(shè)計，可以利用 EDA工具進行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。 （ 5） 很強的移植能力 ： VHDL 是一種標準化的硬件描述語言，同一個設(shè)計描述可以被不同的工具所支持，使得設(shè)計描述的移植成為可能。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準確地建立硬件電路模型。 （ 2） 支持廣泛、易于修改 ： 由于 VHDL 已經(jīng)成為 IEEE 標準所規(guī)范的硬件描述語言，目前大多數(shù) EDA 工具幾乎都支持 VHDL，這為 VHDL 的進一步推廣和廣泛應用奠定了基礎(chǔ)。 VHDL 語言特點 VHDL 具有如下特點： （ 1） 功能強大、設(shè)計靈活 VHDL 具有功能強大的語言結(jié)構(gòu)， 可以用簡潔明確的 源代碼 來描述復 雜的邏輯控制。除了含有許多具有硬件特征的語句外， VHDL 的語言形式、描述風格以及語法是十分類似于一般的計算機高級語言。 畢業(yè)設(shè)計（論文） 10 第 4 章 軟件 電路 設(shè)計 VHDL 語言 介紹 VHDL 全名 VeryHighSpeed Integrated Circuit HardwareDescription Language， 翻譯成中文就是超高速集成電路硬件描述語言 ， 主要是應用在數(shù)字電路的設(shè)計中。 FPGA有多種配置模式：并行主模式為一片 FPGA加一片 EPROM的方式；主從模式可以支持一片 PROM編程多片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設(shè)模式可以將 FPGA作為微處理器的外設(shè)，由微處理器對其編程。 FPGA的編程無須專用的 FPGA編程器，只須用通用的 EPROM、 PROM編程器即可。 FPGA是由存放在片內(nèi) RAM中的程序來設(shè)置其工作狀態(tài)的，因此 ， 工作時需要對片內(nèi)的 RAM進行編程。 3） FPGA內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。因此， FPGA的出現(xiàn)受到了電子設(shè)計師的普遍歡迎，發(fā)展十分迅速?；?SRAM 的 FPGA器件工作前需要從芯片外部加載配置數(shù)據(jù)，配置后的數(shù)據(jù)可以存儲在片外的 EPROM上或者計算機上。 FPGA 器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應用的功能，特別適合于產(chǎn)品的樣機開發(fā)和小批量生產(chǎn)。從表中可以看到， LUT 具有和邏輯電路相同的功能。 FPGA 的原理也是如此，它通過燒寫文件 去配置查找表的內(nèi)容，從而在相同的電路情況下實現(xiàn)了不同的邏輯功能。查找表可以很好地滿足這一要求，目前主流 FPGA 都采用了基于 SRAM 工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級 FPGA 采用 Flash 或者熔絲與反熔絲工藝的查找表結(jié)構(gòu)。它是當今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特 定的功能，且可以反復擦寫。對輸入的頻率進行分頻，得到各 個音階相對應的頻率作 為輸出并具有錄音的功能。也就是說我們設(shè)計的時候需要想到的是組成樂曲的每個音符的發(fā)音頻率值及其持續(xù)的時間是樂曲能連續(xù)演奏所需的兩個基本要素，問題是如何來獲取這兩個要素所對應的數(shù)值以及通過純硬件的手段來利用這些數(shù)值實現(xiàn)所希望樂曲的演奏效果，另外設(shè)計人員還需將原本設(shè)計好的樂曲存儲在 FPGA 器件中，當按鍵選擇時能自動把音樂播放出來。設(shè)計人員可以充分利用 VHDL 硬件描述語言 很 方便的編程，提高開發(fā)效率，縮短研發(fā)周期，降低研發(fā)成本；而且易于進行功能的擴展，實現(xiàn)方法靈活，調(diào)試方便，修改容易 。但是，對于多功能電子琴的話 第一個方案中采用的是數(shù)字邏輯電 路來制作 ,該電路硬件所需的器材多 ,體積龐大 ,比較復雜 ,而且精度和穩(wěn)定度都不是很高 。 FPGA 是現(xiàn)場可編程邏輯 門陣列 ,也是本設(shè)計方案的核心內(nèi)容 ,它是實現(xiàn)電子琴運作的主要控制模塊 .由設(shè)計人員 把編好的 VHDL 程序燒制到現(xiàn)場可編程邏輯器件 FPGA 中 ,然后通過控制輸入電路把樂譜輸入到 FPGA,產(chǎn)生不同的頻率驅(qū)動揚聲器 ,發(fā)出不同的樂譜 .同時也把發(fā)出的樂譜符號通過顯示器輸出 。但應用數(shù)字邏輯電路制作的話，使用的器件較多，連接復雜，體積大，功耗大。其實本質(zhì)上還是輸入電路，配合主要模塊電路，驅(qū)動揚聲器發(fā)聲電路 。 根據(jù)市場的需求， 設(shè)計具有集成度高、性能穩(wěn)定可靠、保密性高、支持樂 曲更新的多功能電子琴 ，具有很好的趣味性和實用性， 從目前現(xiàn)在的電子產(chǎn)品要求生產(chǎn)低成本化 的要求 ，市場的大多電子琴很難具備 支持樂曲更新 的特點，我們發(fā)現(xiàn)這個可以具有很大的市場，而且現(xiàn)在的學生以及一些音樂愛好者對電子琴有種偏愛。只是由于它目前比較貴，所以還不普及。中高端的編曲鍵盤在現(xiàn)代的流行樂隊里起著重要作用。 電子琴的演奏有較大一部分是通過自動和弦伴奏來配合完成的，在音樂中和弦的連接推動了旋律地進行，不同的和聲連接，形成了不同的音樂色彩。進入 20 世紀 90 年畢業(yè)設(shè)計（論文） 2 代以后 ,EDA 技術(shù)得到了飛速的發(fā)展 ,電子系統(tǒng)的設(shè)計方法發(fā)生了很大的變化 ,傳統(tǒng)的設(shè)計方法正逐步退出歷史舞臺 ,而基于 EDA 技術(shù)的可編程邏輯芯片設(shè)計成為電子系統(tǒng)設(shè)計的主流。 另外，近些年，在電子產(chǎn)品的設(shè)計方面，我們可以看到基于 FPGA 器件的電子產(chǎn)品已經(jīng)越來越多了。 但是，隨著 FPGA 等可編程器件的誕生，設(shè)計思路正發(fā)生著微妙的變化 —— 隨著更多功能從分立器件移到可編程領(lǐng)域，各種不同的設(shè)計流程交匯到了一起。 關(guān)鍵詞 ： FPGA ； 電子琴 ； VHDL； QUARTUSⅡ 畢業(yè)設(shè)計（論文） Ⅱ Abstract An electronic piano is designed based on FPGA, which consists of core parts that designed by using VHDL hardware description