【正文】 E D 1L E D 2L E D 3C D 4 0 5 2 圖 總體 方框圖 由 圖 可知 系統(tǒng)主要包括 FPGA 芯片 、檢測(cè)溫度的 熱電偶 溫度傳感器、 集成片MAX6675 及顯示輸出 。 此設(shè)計(jì) 是對(duì) 四路溫度 進(jìn)行巡回檢測(cè) ， 經(jīng)四路選擇器 CD4052 將采集信號(hào)送入 集成芯片 MAX6675 進(jìn)行信號(hào)放大、冷端補(bǔ)償、線性化等處理 ，最終顯示。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 13 第四章 總體設(shè)計(jì)方案介紹 基于 LPM_ROM的熱電偶溫度巡檢儀的設(shè)計(jì) 系統(tǒng)硬件設(shè)計(jì) 1． 熱電偶 熱電偶作為一種主要的測(cè)溫元件，具 有結(jié)構(gòu)簡(jiǎn)單、制造容易、使用方便、測(cè)溫范圍寬、測(cè)溫精度高等特點(diǎn)。 常用熱電偶可分為標(biāo)準(zhǔn)熱電偶和非標(biāo)準(zhǔn)熱電偶兩大類(lèi)。所 謂 標(biāo)準(zhǔn)熱電偶是指國(guó)家標(biāo)準(zhǔn)規(guī)定了其熱電勢(shì)與溫度的關(guān)系、允許誤差、并有統(tǒng)一的標(biāo)準(zhǔn)分度表的熱電偶，它有與其配套的顯示儀表可供選用。非標(biāo)準(zhǔn)化熱電偶在使用范圍或數(shù)量級(jí)上均不及標(biāo)準(zhǔn)化熱電偶，一般也沒(méi)有統(tǒng)一的分度表，主要用于某些特殊場(chǎng)合的測(cè)量。 我國(guó)從 1988 年 1 月 1 日起，熱電偶和熱電阻全部按 IEC 國(guó)際標(biāo)準(zhǔn)生產(chǎn)，并指定 S、B、 E、 K、 R、 J、 T 七種標(biāo)準(zhǔn)化熱電偶為我國(guó)統(tǒng)一設(shè)計(jì)型熱電偶。 為了保證熱電偶可靠、穩(wěn)定地 工作，對(duì)它的結(jié)構(gòu)要求如下： （ 1） 組成熱電偶的兩個(gè)熱電極的焊接必須牢固； （ 2） 兩個(gè)熱電極彼此之間應(yīng)很好地絕緣，以防短路； （ 3） 補(bǔ)償導(dǎo)線與熱電偶自由端的連接要方便可靠； （ 4） 保護(hù)套管應(yīng)能保證熱電極與有害介質(zhì)充分隔離 ； 將熱電偶應(yīng)用在基于 FPGA 系統(tǒng)領(lǐng)域時(shí)，卻存在著以下幾方面的問(wèn)題 ： （ 1） 非線性：熱電偶輸出熱電勢(shì)與溫度之間的關(guān)系為非線性關(guān)系，因此在應(yīng)用時(shí)必須進(jìn)行線性化處理。 （ 2） 冷 端 補(bǔ)償：熱電偶輸出的熱電勢(shì)為冷端保持為 0℃ 時(shí)與測(cè)量端的電勢(shì)差值，而在實(shí)際應(yīng)用中冷端的溫度是隨著環(huán)境溫度而變化的，故需進(jìn)行冷 端補(bǔ)償。 （ 3） 數(shù)字化輸出：與 FPGA 系統(tǒng)接口必然要采用數(shù)字化輸出及數(shù)字化接口，而作為模擬小信號(hào)測(cè)溫元件的熱電偶顯然 無(wú) 法直接滿(mǎn)足這個(gè)要求。 此次設(shè)計(jì)用到 K 型熱電偶，即 鎳鉻鎳硅熱電偶 。 在熱電偶回路中接入第三種金屬材料時(shí)，只要該材料兩個(gè)節(jié)點(diǎn)的溫度相同，熱電偶所產(chǎn)生的熱電勢(shì)將保持不便，即不受第三種金屬接入回路中的影響。因此，在熱電偶測(cè)溫時(shí)，可接入測(cè)量?jī)x表，測(cè)得熱電勢(shì)后，即可知道被測(cè)介質(zhì)的溫度。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 14 鎳鉻鎳硅熱電偶 （ K 型）是一種使用十分廣泛的賤金屬熱點(diǎn)偶，熱電絲直徑一般為~。由于熱電極材料具有較好的高 溫抗氧化性，可在氧化性或中性介質(zhì)中長(zhǎng)時(shí)間地測(cè)量 900℃以下的溫度。 K 型熱電偶具有復(fù)現(xiàn)性好，產(chǎn)生的熱電 勢(shì)大，而且線性好，價(jià)格便宜等優(yōu)點(diǎn)；雖然測(cè)量精度偏低，但完全能滿(mǎn)足一般工業(yè)測(cè)量要求。這種熱點(diǎn)偶的主要缺點(diǎn)是如果用于還原性介質(zhì)中，熱電極會(huì)很快受到腐蝕，在此情況下，只能用于測(cè)量 500℃以下的溫度。 2． 多路選擇開(kāi)關(guān)（ CD4052） 雙四路模擬開(kāi)關(guān) CD4052 的引腳功能如 圖 所示 。 CD4052 相當(dāng)于一個(gè)雙刀四擲開(kāi)關(guān) ,具體接通哪一 條 通道 ,由輸入地址碼 AB 來(lái)決定。其真值表見(jiàn)表 。 CD4052XYAB INHXYVDDVEEVSSX0X1X2X3Y0Y1Y2Y3 圖 CD4052 的引腳功能 表 CD4052 真值表 （ 1） 當(dāng) INH=0 時(shí)， A， B 的狀態(tài)分別為 “ 0， 0”，“ 1， 0”，“ 0， 1”，“ 1， 1”時(shí)，接通通道分別為 X0， Y0； X1， Y1； X2， Y2； X3， Y3。 （ 2） 當(dāng) INH=1 時(shí)，無(wú)論 A， B 為任何狀態(tài)，接通通道均不接通。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 15 3． 顯示電路 此方案采用共陽(yáng) 極 接法的七段 LED 數(shù)碼管顯示。 如圖 所示： 圖 顯示電路 4. 測(cè)量放大電路 此 方案 采用高共模抑制比差動(dòng)放大電路對(duì)熱電 偶輸出毫伏信號(hào)進(jìn)行放大 。 對(duì)電子測(cè)量電路的放大器，其輸入信號(hào)的最大幅度一般可能僅有幾毫伏，而共模噪聲電平可能高達(dá)幾伏，所以放大器的輸入漂移、噪聲抑制和共模抑制比對(duì)放大器的動(dòng)態(tài)性能的影響是至關(guān)重要的。同時(shí)被測(cè)信號(hào)源的內(nèi)阻無(wú)法進(jìn)行控制，而信號(hào)內(nèi)阻的變化可能使放大器兩個(gè)輸入端分別到地的電阻失配，這種失配 除了造成增益變化外，還有可能導(dǎo)致共模抑制比下降。 圖 高共模抑制比差動(dòng)放大電路 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 16 為了提高輸入阻抗和降低失調(diào)電壓漂移，其最常用電路 如圖 所示 。圖中 A1 和A2 是差模輸入和差模輸出的交叉耦合前置放大器。若把 A1 和 A2 視為各自具有反饋電阻的同相比例運(yùn)算電路，電路中 R3 為 A1 和 A2 的公共電阻且不接地。由于 A A2 工作于線性狀態(tài)，其同相、反相輸入端具有“虛短”特性，因此共模信號(hào)在 R3 兩端的 電位 相等，即 R3 上沒(méi)有共模電流，所以 A1 和 A2 對(duì)共模信號(hào)的電壓放大倍數(shù)僅為 1，差模信號(hào)在 R3 兩端產(chǎn)生壓降，其電壓放 大倍數(shù)為 1+2R1/R3(R1=R4)。 有上述分析可知：該電路對(duì)信噪比具有改善作用，因電路對(duì)差模信號(hào)具有較大的放大作用，其增益遠(yuǎn)大于共模分量；決定差模信號(hào)放大的電阻 R R3 和 R4 對(duì)共模抑制比沒(méi)有影響，但 R1 和 R4 的失配會(huì)造成差模增益失配，因此， R R3 和 R4 的精度應(yīng)為 1%，以便得到最佳穩(wěn)定性；該電路對(duì)共模輸入信號(hào)，即溫漂或噪聲，沒(méi)有放大作用，因此其輸入漂移和噪聲較小。 5． A/D 轉(zhuǎn)換芯片 ADC0809 （ 1） 主要特性 ： 1） 8 路 8 位 A／ D 轉(zhuǎn)換器，即分辨率 8 位。 2） 具有轉(zhuǎn)換起?？刂贫?。 3） 轉(zhuǎn)換時(shí)間 為 100μs 4） 單個(gè)＋ 5V 電源供電 5） 模擬輸入電壓范圍 0～＋ 5V，不需零點(diǎn)和滿(mǎn)刻度校準(zhǔn)。 6） 工作溫度范圍為 40～＋ 85 攝氏度 7） 低功耗，約 15mW。 （ 2） ADC0809 的外部結(jié)構(gòu)， 如圖 所示： 圖 ADC0809 的外部結(jié)構(gòu) 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 17 ADC0809 芯片有 28 條引腳，采用雙列直插式封裝 。下面說(shuō)明各引腳功能 ： IN0～ IN7： 8 路模擬量輸入端 。 D0～ D7： 8 位數(shù)字量輸出端 。 ADDA、 ADDB、 ADDC： 3 位地址輸入線，用于選通 8 路模擬輸入中的一路 。 ALE： 地址鎖存允許信號(hào)，輸入，高電平有效。 START： A/D 轉(zhuǎn)換啟動(dòng)信號(hào)，輸入，高電平有效。 EOC： A/D 轉(zhuǎn)換結(jié)束信號(hào)，輸出，當(dāng) A/D 轉(zhuǎn)換結(jié)束時(shí)，此端輸出一個(gè)高電平（轉(zhuǎn)換 期間一直為低電平） 。 OE：數(shù)據(jù)輸出允許信號(hào)，輸入，高電平有效。當(dāng) A/D 轉(zhuǎn)換結(jié)束時(shí)，此端輸 入一個(gè)高電平，才能打開(kāi)輸 出三態(tài)門(mén)，輸出數(shù)字量。 CLK：時(shí)鐘脈沖輸入端。要求時(shí)鐘頻率不高于 640KHZ。 REF（ +）、 REF（ ） ：基準(zhǔn)電壓 。 Vcc：電源，單一＋ 5V。 GND： 接 地 端 。 （ 3） ADC0809 的內(nèi)部邏輯結(jié)構(gòu) 。 如圖 所示： 圖 ADC0809 內(nèi)部邏 輯結(jié)構(gòu) 由上圖可知， ADC0809 由一個(gè) 8 路模擬開(kāi)關(guān)、一個(gè)地址鎖存與譯碼器、一個(gè) A/D轉(zhuǎn)換器和一個(gè)三態(tài)輸出鎖存器組成。多路開(kāi)關(guān)可選通 8 個(gè)模擬通道，允許 8 路模擬量分時(shí)輸入，共用 A/D 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。三態(tài)輸出鎖 存 器用于鎖存 A/D 轉(zhuǎn)換完的數(shù)字量，當(dāng) OE端為高電平時(shí)，才可以從三態(tài)輸出鎖存器取走轉(zhuǎn)換完的數(shù)據(jù)。 （ 4） 工作過(guò)程 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 18 ADC0809 的工作過(guò)程是：首先輸入 3 位地址，并使 ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通 8 路模擬輸入之一到比較器。 START 上升沿將逐次逼近寄存器復(fù)位。下降沿啟動(dòng) A/D 轉(zhuǎn)換，之 后 EOC 輸出信號(hào)變低，指示轉(zhuǎn)換正在進(jìn)行。直到 A/D轉(zhuǎn)換完成， EOC 變?yōu)楦唠娖?，指?A/D 轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個(gè)信號(hào)可用作中斷申請(qǐng)。當(dāng) OE輸入高電平時(shí)，輸出三態(tài)門(mén)打開(kāi)，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。 6．冷 端 溫度補(bǔ)償 冷端溫度補(bǔ)償采用 電橋補(bǔ)償 電路。 電橋補(bǔ)償是用電橋的不平衡電壓（補(bǔ)償電勢(shì)）去消除冷端溫度變化的影響。 如圖 所示 ，冷端補(bǔ)償電路有不平衡電橋組成，其輸出端串聯(lián)在 熱電偶 回來(lái)中。橋臂電阻 R1， R2， R3 和限流電阻 Rs 的阻止幾乎不隨溫度變化， Rou 為銅電阻，其電阻值隨溫度升高而增大。電 橋由支流穩(wěn)壓電源供電。 在某一溫度下，設(shè)計(jì)電橋處于平衡狀態(tài)，則電橋輸出為 0，該溫度稱(chēng)為電橋平衡點(diǎn)溫度或補(bǔ)償溫度。 此時(shí)補(bǔ)償電橋?qū)犭娕蓟芈返臒犭妱?shì)沒(méi)有影響。 當(dāng)環(huán)境溫度變化時(shí)，冷端溫度隨之變化，熱電偶等的電勢(shì)值隨之變化 E1；與此同時(shí)，Rou 的電阻值也隨環(huán)境溫度變化，使電橋失去平衡，有不平衡電壓 E2 輸出。如果設(shè)計(jì)的E1 和 E2數(shù)值相等極性相反， 則迭加后互相抵消，因此起到冷端溫度變化自動(dòng)補(bǔ)償?shù)淖饔谩＿@就 相當(dāng)于 將冷端恒定在電橋平衡點(diǎn)溫度。 圖 電橋補(bǔ)償 電路 7．芯片介紹（ FLEX10K） （ 1） FLEX10K 系列 FPGA 器件簡(jiǎn)介 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 19 FLEX10K 系列是第一款多達(dá) 25 萬(wàn)門(mén)的嵌入式 PLD，該系列包括 FLEX10KA、FLEX10KB、 FLEX10KV 和 FLEX10KE，它的集成度已經(jīng)達(dá)到了 25 萬(wàn)門(mén)。 FLEX10K 具有高密度和易于在設(shè)計(jì)中實(shí)現(xiàn)復(fù)雜宏函數(shù)與存儲(chǔ)器的特點(diǎn)，因此可以適應(yīng)系統(tǒng)級(jí)設(shè)計(jì)的要求。每個(gè) FLEX10K 器件都包含一個(gè)嵌入式陣列，它為設(shè)計(jì)者提供了有效的嵌入式門(mén)陣列和靈活的可編程邏輯。嵌入式陣列是由一系列嵌入式陣列塊（ EAB）組成的，它能夠用來(lái)實(shí)現(xiàn)各種存儲(chǔ)器和復(fù)雜的邏輯功能。另外， FLEX10K 器件也提供多 電壓 I/O 接口，它允許器件橋接在不同電壓工作的系統(tǒng)中。 FLEX10K 還具有多個(gè)低失真時(shí)鐘，以及時(shí)鐘鎖定和時(shí)鐘自舉鎖相環(huán)電路，內(nèi)部三態(tài)總線等特性。所有這些特點(diǎn)使得 FLEX10K器件成為替代傳統(tǒng)專(zhuān)用門(mén)陣列的理想選擇。 （ 2） 性能特點(diǎn) 1）工業(yè)中第一種嵌入式 PLD 系列，具有在單個(gè)器件中系統(tǒng)集成的能力：具有實(shí)現(xiàn)宏函數(shù)的嵌入式陣列；具有實(shí)現(xiàn)普通功能的邏輯陣列。 2）高密度： 10000~250000 個(gè)可用門(mén)；高達(dá) 40960 位內(nèi)部 RAM。 3）系統(tǒng)級(jí)特點(diǎn)：支持多電壓 I/O 接口；在 FLEX10K 器件中允許輸入引腳的電壓為 ，在 FLEX10KB 器件中允許輸入的引腳電壓為 或 ；低功耗；內(nèi)置 JTAG邊界掃描測(cè)試電路。 4）靈活的內(nèi)部連接：快速通道連續(xù)式布線結(jié)構(gòu)帶來(lái)快速可測(cè)試的連線延時(shí)；具有可以用來(lái)實(shí)現(xiàn)快速加法器、計(jì)數(shù)器和比較器的專(zhuān)用進(jìn)位鏈；具有實(shí)現(xiàn)高速、多輸入邏輯函數(shù)的專(zhuān)用級(jí)聯(lián)鏈；模仿三態(tài)功能可以實(shí)現(xiàn)內(nèi)部三態(tài)總線；多達(dá) 6 個(gè)全局時(shí)鐘信號(hào)和4 個(gè)全局清除型號(hào)。 5）功能強(qiáng)大的 I/O 引腳：每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制；每個(gè) I/O引腳都有漏極開(kāi)路選擇；可編程輸出電壓擺率控制可以減小開(kāi)關(guān)噪聲。 6）具有快速建立時(shí) 間和時(shí)鐘到輸出的外部寄存器 7）具有良好的軟件設(shè)計(jì)支持和布局布線能力 8．硬件原理圖 見(jiàn)附錄 A 系統(tǒng)軟件設(shè)計(jì) 1． CD4052 控制模塊 如圖 所示， CD4052 模塊用來(lái)控制四支熱電偶的選通， din 為四支熱電偶輸入。內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 20 sel 為選通位，當(dāng) sel 為“ 00”時(shí)， din[0]選通；當(dāng) sel 為“ 01”時(shí)， din[1]選通；當(dāng) sel為“ 10”時(shí)， din[2]選通；當(dāng) sel為“ 11”時(shí)， din[3]選通。 Yout 為被選通熱電偶輸出。 圖 CD4052 控制模塊 QuartusⅡ 環(huán)境 下 VHDL 程序 ： LIBRARY IEEE USE 。 ENTITY mux4 IS PORT ( din:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 sel:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 yout: OUT STD_LOGIC)。 END mux4。 ARCHITECTURE if_m4arch OF mux4 IS BEGIN PROCESS(din,sel) BEGIN IF(sel=00)THEN yout=din(0)。 ELSIF(sel=01)THEN yout=din(1)。 ELSIF(sel=10)THEN yout=din(2)。 ELSE