【正文】 1；與此同時(shí)，Rou 的電阻值也隨環(huán)境溫度變化，使電橋失去平衡，有不平衡電壓 E2 輸出。當(dāng) OE輸入高電平時(shí)，輸出三態(tài)門打開，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。 如圖 所示： 圖 ADC0809 內(nèi)部邏 輯結(jié)構(gòu) 由上圖可知， ADC0809 由一個(gè) 8 路模擬開關(guān)、一個(gè)地址鎖存與譯碼器、一個(gè) A/D轉(zhuǎn)換器和一個(gè)三態(tài)輸出鎖存器組成。 OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。 6） 工作溫度范圍為 40～＋ 85 攝氏度 7） 低功耗，約 15mW。 圖 高共模抑制比差動(dòng)放大電路 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 16 為了提高輸入阻抗和降低失調(diào)電壓漂移，其最常用電路 如圖 所示 。 CD4052 相當(dāng)于一個(gè)雙刀四擲開關(guān) ,具體接通哪一 條 通道 ,由輸入地址碼 AB 來決定。 此次設(shè)計(jì)用到 K 型熱電偶，即 鎳鉻鎳硅熱電偶 。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 13 第四章 總體設(shè)計(jì)方案介紹 基于 LPM_ROM的熱電偶溫度巡檢儀的設(shè)計(jì) 系統(tǒng)硬件設(shè)計(jì) 1． 熱電偶 熱電偶作為一種主要的測溫元件，具 有結(jié)構(gòu)簡單、制造容易、使用方便、測溫范圍寬、測溫精度高等特點(diǎn)。 D S 1 8 B 2 0D S 1 8 B 2 0A T 8 9 S 5 1L E D 1L E D 4L a b V I E WP C........ 圖 多路溫度巡回檢測系統(tǒng)框圖 總體方案選擇與設(shè)計(jì) 本設(shè)計(jì)選擇了基于 FPGA 的兩種方案。當(dāng) DS18B20 處在存儲(chǔ)器操作和溫度 A/D 變換操作時(shí) ， 總線上必須有強(qiáng)的上拉。就目前流行的 EDA 工具和 VHDL 綜合器而言 ， 將基于抽象的行為描述風(fēng)格的 VHDL 程序綜合成為具體的 FPGA 和 CPLD 等目標(biāo)器件的網(wǎng)表文件已不成問題。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本 (IEEE1076)之后 ， 各 EDA公司相繼推出了自己的 VHDL設(shè)計(jì)環(huán)境。但時(shí)序仿真的仿真文件必須來自針對具體器件的綜合器與適配器。 適配 適配器也稱結(jié)構(gòu)綜合器，它的功能是將由綜合器生成的網(wǎng)表文件配置于指定的目標(biāo)器件中，使之 長生 最終的下載文件，如 JAM 格式的文件。 波形圖輸入發(fā)則是將待設(shè)計(jì)的電路看成是一個(gè)黑盒子，只需告訴 EDA 工具黑盒子電路的輸入和輸出時(shí)序波形圖， EDA 工具即能根據(jù)此完成黑盒子電路的設(shè)計(jì)。對于目前流行的 EDA 工具軟件， 圖 的設(shè)計(jì)流程具有一般性。 3． FPGA 結(jié)構(gòu)的主要優(yōu)點(diǎn)有： （ 1） FPGA 中除了極少的幾個(gè)引腳以外，大部分引腳都與可編程的 IOB 相連，且均可根據(jù)要求設(shè)置成輸入或輸出。 1． FPGA 的分類 不同廠家、不同型號的 FPGA 其機(jī)構(gòu)有各自的特點(diǎn)，但就其基本機(jī)構(gòu)來分析，大致有以下幾種分類方法。如上所述， EDA 就是利用計(jì)算機(jī) ， 通過軟件方式的設(shè)計(jì)和測試 ， 達(dá)到對既定功能的硬件系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。 第三階段從 80 年代初至九十年代初 ， EDA 技術(shù)延伸到半導(dǎo)體芯片的設(shè)計(jì)。再經(jīng)數(shù)字電路或 微處理器及外圍電路處理后輸出驅(qū)動(dòng)顯示和記錄機(jī)構(gòu)，周期性地采集被測信號。由于其本身的結(jié)構(gòu)和功能所限，它只能對一些要求精度不高的地方進(jìn)行較粗略檢測，從而需要嚴(yán)格控溫的場合則沒有辦法檢測，最終影響到生產(chǎn)的效率及效益。 關(guān)鍵詞： 熱電偶 ； 溫度巡檢儀 ； FPGA； 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) V FPGAbased thermocouple temperature data logging devices design Abstract With the development of science and technology， The field of industrial control needs for realtime field data acquisition and control, for example, power plants, iron and steel plant, chemical industry production of large amounts of data, they also need to conduct onsite collection, and the temperature acquisition is an extremely important part of them. The topics needs the temperature of the technical requirements， I design a 4way Thermocouple Temperature Detector. The instrument can detect the four test points temperature， Can be widely used in industrial production and people39。 、圖表要求： 1）文字通順，語言流暢，書寫字跡工整，打印字體及大小符合要求，無錯(cuò)別字，不準(zhǔn)請他人代寫 2）工程設(shè)計(jì)類題目的圖紙，要求部分用尺規(guī)繪制，部分用計(jì)算機(jī)繪制，所有圖紙應(yīng)符合國家技術(shù)標(biāo)準(zhǔn)規(guī)范。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對本研究提供過幫助和做出過貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說明并表示了謝意。 涉密論文按學(xué)校規(guī)定處理。 總體設(shè)計(jì) 采用 兩種方案。例如：在冶金工業(yè)、化工生產(chǎn)、電力工程、造紙行業(yè)、機(jī)械制造和食品加工等諸多領(lǐng)域中，人們都需要對各類加熱爐、熱處理爐、反應(yīng)爐和鍋爐中的溫度進(jìn)行檢測和控制。 研究意義 溫度巡檢儀的出現(xiàn)和發(fā)展順應(yīng)了時(shí)代和工業(yè)發(fā)展的趨勢。 第二階段從 70 年代開始 ， 隨著產(chǎn)業(yè)發(fā)展的迫切需要 ， 除了將 CAD 用于電路繪圖外 ，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì) ， 通過網(wǎng)絡(luò)表將兩者結(jié)合在一起。這就給 EDA 技術(shù)提出了新的挑戰(zhàn) ， 從而又大大地促進(jìn)了 EDA 技術(shù)的發(fā)展 ， 產(chǎn)生了許多規(guī)模較大 的 EDA 工具軟件系統(tǒng) ， 如 Cadence、 Synopsys 以及我國的熊貓系統(tǒng)等。而利用計(jì)算機(jī)進(jìn)行的單片機(jī)系統(tǒng)的開發(fā)，主要是軟件開發(fā)，在這個(gè)過程中只需程序編譯器就可以 了，綜合器和適配器是沒有必要的，其仿真過程是局部的且比較簡單。它由三種可編程單元和一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器組成。 （ 2）由于 FPGA 中的編程數(shù)據(jù)存儲(chǔ)器是一個(gè)靜態(tài)隨即存儲(chǔ)器，斷電時(shí)數(shù)據(jù)將隨之丟失，因此，每次開始工作時(shí)都要重新安裝編程數(shù)據(jù)，并需要配備保存變成數(shù)據(jù)的EPROM。原理圖由邏輯器件（符號）和連接線構(gòu)成，圖中的邏輯器件可以是 EDA 軟件庫中預(yù)制的功能模塊，如與門、或門、非門、觸發(fā)器以及各種 74 系列 器件功能的宏功能塊，甚至還有一些類似于 IP 的功能塊。利用 HDL 綜合器對設(shè)計(jì)進(jìn)行綜合是十分重要的一部，因?yàn)榫C合過程將把軟件設(shè)計(jì)的 HDL 描述與硬件結(jié)構(gòu)掛鉤，是將然間轉(zhuǎn)化為硬件電路的關(guān)鍵步驟，是文字描述與硬件實(shí)現(xiàn)的一座橋梁。仿真就是讓計(jì)算機(jī)根據(jù)一定的算法和一定的仿真庫對 EDA 設(shè)計(jì)進(jìn)行模擬，以驗(yàn)證設(shè)計(jì)，排除錯(cuò)誤。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 8 硬件測試 最后是將含有載入了設(shè)計(jì)的 FPGA 或 CPLD 的硬件系統(tǒng)進(jìn)行統(tǒng)一測試，以便最終驗(yàn)證設(shè)計(jì)項(xiàng)目在目標(biāo)系統(tǒng)上的設(shè)計(jì)工作情況，以排除錯(cuò)誤，改進(jìn)設(shè)計(jì)。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 10 1 2 M 晶 振A T 8 9 C 2 0 5 1D S 1 8 B 2 0復(fù) 位 電 路數(shù) 碼 管 顯 示D S 1 8 B 2 0報(bào) 警 電 路V c c4 . 7 k1 N 圖 多點(diǎn)溫度巡檢系統(tǒng) 測溫部分的電路 比較 簡單 ， 溫度信號由數(shù)字溫度傳感器 DS18B20 采集 ， 在其內(nèi)部直接完成 A/D 轉(zhuǎn)換 ， 通過單總線輸出數(shù)字信號送入 AT89C2051 進(jìn)行處理。用同樣的方法讀取序列號的 56 位。 方案二： 如圖 所示 ，此總體方案主要基于 MAX6675 芯片設(shè)計(jì)而成。 為了保證熱電偶可靠、穩(wěn)定地 工作，對它的結(jié)構(gòu)要求如下： （ 1） 組成熱電偶的兩個(gè)熱電極的焊接必須牢固； （ 2） 兩個(gè)熱電極彼此之間應(yīng)很好地絕緣，以防短路； （ 3） 補(bǔ)償導(dǎo)線與熱電偶自由端的連接要方便可靠； （ 4） 保護(hù)套管應(yīng)能保證熱電極與有害介質(zhì)充分隔離 ； 將熱電偶應(yīng)用在基于 FPGA 系統(tǒng)領(lǐng)域時(shí)，卻存在著以下幾方面的問題 ： （ 1） 非線性：熱電偶輸出熱電勢與溫度之間的關(guān)系為非線性關(guān)系，因此在應(yīng)用時(shí)必須進(jìn)行線性化處理。 K 型熱電偶具有復(fù)現(xiàn)性好，產(chǎn)生的熱電 勢大，而且線性好，價(jià)格便宜等優(yōu)點(diǎn)；雖然測量精度偏低，但完全能滿足一般工業(yè)測量要求。 如圖 所示： 圖 顯示電路 4. 測量放大電路 此 方案 采用高共模抑制比差動(dòng)放大電路對熱電 偶輸出毫伏信號進(jìn)行放大 。 5． A/D 轉(zhuǎn)換芯片 ADC0809 （ 1） 主要特性 ： 1） 8 路 8 位 A／ D 轉(zhuǎn)換器，即分辨率 8 位。 ALE： 地址鎖存允許信號，輸入，高電平有效。 Vcc：電源，單一＋ 5V。 START 上升沿將逐次逼近寄存器復(fù)位。電 橋由支流穩(wěn)壓電源供電。每個(gè) FLEX10K 器件都包含一個(gè)嵌入式陣列，它為設(shè)計(jì)者提供了有效的嵌入式門陣列和靈活的可編程邏輯。 4）靈活的內(nèi)部連接：快速通道連續(xù)式布線結(jié)構(gòu)帶來快速可測試的連線延時(shí)；具有可以用來實(shí)現(xiàn)快速加法器、計(jì)數(shù)器和比較器的專用進(jìn)位鏈；具有實(shí)現(xiàn)高速、多輸入邏輯函數(shù)的專用級聯(lián)鏈；模仿三態(tài)功能可以實(shí)現(xiàn)內(nèi)部三態(tài)總線；多達(dá) 6 個(gè)全局時(shí)鐘信號和4 個(gè)全局清除型號。 yout: OUT STD_LOGIC)。 END if_m4arch。在狀態(tài) st3，有狀態(tài)機(jī)向 0809 發(fā)出轉(zhuǎn)換好的 8 位數(shù)據(jù)輸出允許命令，這一狀態(tài)周期同時(shí)可作為數(shù)據(jù)輸出穩(wěn)定周期，以便能在下一狀態(tài)中向鎖存器中鎖入可考的數(shù)據(jù)。 USE 。 LOCK0:OUT STD_LOGIC。139。039。LOCK=39。039。 ELSE next_state=st2。OE=39。139。EVENT AND CLK=39。EVENT THEN REGL=D。 圖 Mega Wizard PlugIn Manager 初始對話框 單擊 Next 按鈕后， 長 生如圖 所示 的對話框 ，在左欄選擇 Storage 項(xiàng)下的內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 26 LPM_ROM，在選擇相應(yīng)芯片和 VHDL 語言式；最后輸入 ROM 文件存放的 路徑和文件名 ，單擊 Next 按鈕。因此，能直接驅(qū)動(dòng)數(shù)字顯示器，或者能與顯示器配合起來使用。 LED7S： OUT _STD_LOGIC_VECTOR(6 DOWNTO 0))。 WHEN0110=LED7S=0000010。 A 為四比特的 BCD 碼輸入， LED7S 為輸出，寬度為七位，即要送到 LED 管顯示用的七段碼，即 a、 b、 c、 d、 e、 f和 g。 1．集成芯片 MAX6675 MAX6675 是美國 MAXIM 公司生產(chǎn)的帶有冷端溫度補(bǔ)償、線性校正、熱電偶斷線檢測等功能的 K 型熱電偶測量轉(zhuǎn)換電路 ， 其輸出 12 位二進(jìn)制數(shù)字量。 （ 1）將 ROM 模塊與顯示模塊連接。 WHEN1000=LED7S=0000000。 ARCHITECTURE one OF led7sIS BEGIN PROCESS(A) BEGIN CASE A (3 DOWNTO 0) IS WHEN0000=LED7S=1000000。 七段顯示譯碼器是最為常見的顯示譯碼器，它可用于直接驅(qū)動(dòng)七段數(shù)碼管。 在 如圖 所示 的對話框中選擇地址線位寬和 ROM 中數(shù)據(jù)線分別為 8 和 12；選擇地址鎖存控制信號 inclock。 END PROCESS LATCH1。)THEN current_state=next_state。139。 next_state=st4。 WHEN st3=ALE=39。039。OE=39。039。LOCK0=LOCK。 END adc。 CLK:IN STD_LOGIC。 組合進(jìn)程 COM 有兩個(gè)主要功能： 1）狀態(tài)譯碼器功能，即根據(jù)從 current_state 信號中獲得的狀態(tài)變量，以及來自 0809的狀態(tài)線信號 EOC，決定下一狀態(tài)的轉(zhuǎn)移方向，即確定次態(tài)的狀態(tài)變量； 2）采樣控制功能，即根據(jù) current_state中的狀態(tài)變量確定對 0809的控制信號線 ALE、START、 OE、等輸出相應(yīng)的控制信號，當(dāng)采樣結(jié)束后還要通過 LOCK 向鎖存器進(jìn)行LATCH1 發(fā)出鎖存信號，以便將由 0809 的 D[7..0]數(shù)據(jù)輸出口輸出的 8 位轉(zhuǎn)換數(shù)據(jù)鎖存起來。 s t 4s t 0s t 3 s t 2s t 1對 0