freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的熱電偶溫度巡檢儀的設(shè)計-文庫吧在線文庫

2025-09-03 12:34上一頁面

下一頁面
  

【正文】 L 硬件描述語言介紹 ........................................................................................... 8 第三章 溫度巡檢儀總體方案設(shè)計 .......................................................................................... 9 基于單片機(jī)的溫度巡檢儀 ........................................................................................ 9 基于虛擬儀器的溫度巡檢儀 .................................................................................. 10 總體方案選擇與設(shè)計 .............................................................................................. 11 第四章 總體設(shè)計方案介紹 .................................................................................................... 13 基于 LPM_ROM 的熱電偶溫度巡檢儀的設(shè)計 .......................................................... 13 系統(tǒng)硬件設(shè)計 .............................................................................................. 13 系統(tǒng)軟件設(shè)計 .............................................................................................. 19 基于 MAX6675 的熱電偶溫度巡檢儀設(shè)計 .............................................................. 31 系統(tǒng)硬件設(shè)計 .............................................................................................. 31 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) VII 系統(tǒng)軟件設(shè)計 .............................................................................................. 35 第六章 總結(jié) ............................................................................................................................ 38 參考文獻(xiàn) .................................................................................................................................. 39 附錄 A ...................................................................................................................................... 40 附錄 B....................................................................................................................................... 41 附錄 C....................................................................................................................................... 42 附錄 D ...................................................................................................................................... 43 致謝 .......................................................................................................................................... 44 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 1 第一章 引 言 研究背景 隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展, 在現(xiàn)代化的工業(yè)生產(chǎn)中,電流、電壓、溫度、壓力、流量、流速和開關(guān)量都是常用的主要被控參數(shù)。 在確保數(shù)據(jù)的安全性、完整性的同時 , 管理者直接面對生產(chǎn)現(xiàn)場 , 并根據(jù)現(xiàn)場的實(shí)際作業(yè)信息及時發(fā)出指令 , 進(jìn)行全局統(tǒng)籌調(diào)度與協(xié)調(diào) 。根據(jù)電子設(shè)計的發(fā)展特征 , EDA 技術(shù)的發(fā)展過程可劃分為四個階段 : 第一階段起始于 60 年代中期 , 人們開始 用計算機(jī)設(shè)計印刷電路板 PCB(Printed CircuitBoard)設(shè)計 , 產(chǎn)生了電子 CAD 概念 , 標(biāo)志著電子 CAD 技術(shù)的誕生。這個時期微電子技術(shù)以驚人的速度發(fā)展 , 其工藝已達(dá)到深亞微米級 , 在一個芯片上可集成幾百萬只仍至上千萬只晶體管。與單片機(jī)系統(tǒng)開發(fā)相比 , 利用 EDA 技術(shù)對 FPGA/CPLD 的開發(fā),通常是一種借助于軟件方式的純硬件開發(fā),因此可以通過這種途徑進(jìn)行所謂專用集成電路(ASIC)開發(fā),而最終的 ASIC 芯片,可以是 FPGA/CPLD,也可以是專制的門陣列掩模芯片, FPGA/CPLD 只起到硬件仿真 ASIC 芯片的作用。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 5 2. FPGA 的基本機(jī)構(gòu)及特點(diǎn) FPGA 由若干獨(dú)立的可編程邏輯模塊組成。 4. FPGA 存在的主要缺點(diǎn)有: ( 1)信號傳輸延遲時間不是確定的且速度慢。 原理圖輸入法類似與傳統(tǒng)電子設(shè)計方法的原理圖編輯輸入方式,即在 EDA 軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖。 綜合 一般來說,中和是僅對 HDL 而言的。 時序仿真 在編程下載前必須利用 EDA 根據(jù)對適配生成的結(jié)果進(jìn)行模擬測試,就是所謂的仿真。 ( 2) 將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器 件稱為 FPGA, 如 Xilinx 的SPARTAN 系列、 Altera 的 FLEX10K 或 ACEX1K 系列等。有專家認(rèn)為 ,在新的世紀(jì)中 , VHDL 與 Verilog 語言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計任務(wù)。 方案二: 巡檢系統(tǒng) 如圖 所示, 主要由微控制芯片 AT89C2051 和數(shù)字溫度傳感器 DS18B20構(gòu)成。 其工作過程為 : 主機(jī)發(fā)出一個脈沖 , 待“ 0”電平大于 480us 后 , 復(fù)位 DS18B20,在 DS18B20 所發(fā)響應(yīng)脈沖由主機(jī)接收后 , 主機(jī)再發(fā)讀 ROM 命令代碼 33H, 然后發(fā)一個脈沖 (≥ 15us), 并接著讀取 DS18B20 序列號的一位。 冷端溫度補(bǔ)償采用 電橋補(bǔ)償 電路。 我國從 1988 年 1 月 1 日起,熱電偶和熱電阻全部按 IEC 國際標(biāo)準(zhǔn)生產(chǎn),并指定 S、B、 E、 K、 R、 J、 T 七種標(biāo)準(zhǔn)化熱電偶為我國統(tǒng)一設(shè)計型熱電偶。由于熱電極材料具有較好的高 溫抗氧化性,可在氧化性或中性介質(zhì)中長時間地測量 900℃以下的溫度。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 15 3. 顯示電路 此方案采用共陽 極 接法的七段 LED 數(shù)碼管顯示。 有上述分析可知:該電路對信噪比具有改善作用,因電路對差模信號具有較大的放大作用,其增益遠(yuǎn)大于共模分量;決定差模信號放大的電阻 R R3 和 R4 對共模抑制比沒有影響,但 R1 和 R4 的失配會造成差模增益失配,因此, R R3 和 R4 的精度應(yīng)為 1%,以便得到最佳穩(wěn)定性;該電路對共模輸入信號,即溫漂或噪聲,沒有放大作用,因此其輸入漂移和噪聲較小。 ADDA、 ADDB、 ADDC: 3 位地址輸入線,用于選通 8 路模擬輸入中的一路 。 REF( +)、 REF( ) :基準(zhǔn)電壓 。此地址經(jīng)譯碼選通 8 路模擬輸入之一到比較器。橋臂電阻 R1, R2, R3 和限流電阻 Rs 的阻止幾乎不隨溫度變化, Rou 為銅電阻,其電阻值隨溫度升高而增大。 FLEX10K 具有高密度和易于在設(shè)計中實(shí)現(xiàn)復(fù)雜宏函數(shù)與存儲器的特點(diǎn),因此可以適應(yīng)系統(tǒng)級設(shè)計的要求。 3)系統(tǒng)級特點(diǎn):支持多電壓 I/O 接口;在 FLEX10K 器件中允許輸入引腳的電壓為 ,在 FLEX10KB 器件中允許輸入的引腳電壓為 或 ;低功耗;內(nèi)置 JTAG邊界掃描測試電路。 sel:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 END PROCESS。由狀態(tài)圖也可以看到,在狀態(tài) st2 中需要對 0809 工作狀態(tài)信號 EOC 進(jìn)行測試,如果為低電平,表示轉(zhuǎn)換沒有結(jié)束,仍需要停留在 st2 狀態(tài)中等待,直到變成高電平后才說明轉(zhuǎn)換結(jié)束,在下一時 鐘脈沖到來時轉(zhuǎn)向狀態(tài) st3。如圖 所示: 圖 ADC0809 模塊 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 23 程序如下: LIBRARY IEEE。 ADDA:OUT STD_LOGIC。 BEGIN ADDA=39。LOCK=39。039。START=39。)THEN next_state=st3。039。LOCK=39。 REG:PROCESS(CLK) BEGIN IF(CLK39。AND LOCK39。 在 Tools 菜單中選擇 Mega Wizard PlugIn Manager, 長生 如圖 所示 的界面 ,選擇 Create a new custom… 項,即定制一個新的模塊。 圖 完成 LPM_ROM 定制窗口 定制后的符號如 圖 所示 : 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 28 圖 ROM 符號 4. 七段譯碼顯示模塊 在數(shù)字系統(tǒng)中,常常將譯碼輸出顯示為十進(jìn)制數(shù)字或其他符號。 ENTITY led7s IS PORT( A:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 WHEN0101=LED7S=0010010。 七段譯碼器的外部接口如圖 所示。 6.總體模塊原理圖 見附錄 C 基于 MAX6675的 熱電偶溫度巡檢儀設(shè)計 系統(tǒng)硬件設(shè)計 由于部分硬件設(shè)計在兩種方案中共同用到,故在此只介紹此方案特有硬件。相應(yīng)管腳必須吻合。 WHEN1001=LED7S=0010000。 WHEN0001=LED7S=1111001。七段數(shù)碼管結(jié)構(gòu) 如圖 所示 : abcdefg 圖 七段數(shù)碼管 七段數(shù)碼管有共陰極和共陽極接地兩種接法。 圖 選擇 ROM 控制線、地址線和數(shù)據(jù)線窗口 ( 3)單擊 Next 按鈕 出現(xiàn) 圖 的 界面。 END behav。 END IF。 next_state=st0。 WHEN st4=ALE=39。039。OE=39。039。 next_state=st1。 COM:PROCESS(current_state,EOC)BEGIN CASE current_state IS WHEN st0=ALE=39。 ARCHITECTURE behav OF adc IS TYPE states IS(st0,st1,st2,st3,st4)。 EOC:IN STD_LOGIC。 在一個完整的采樣周期中,狀態(tài)機(jī)中最先被啟動的是以 CLK 為敏感信號的時序進(jìn)程,接著組合進(jìn)程 COM 被啟動,因為它們以信號 current_state 為敏感信號。 圖 和圖 分別是 0809 的 A/D 轉(zhuǎn)換時序和采樣控制狀態(tài)圖。 ELSIF(sel=01)THEN yout=din(1)。內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書 (畢業(yè)論文 ) 20 sel 為選通位,當(dāng) sel 為“ 00”時, din[0]選通;當(dāng) sel 為“ 01”時, din[1]選通;當(dāng) sel為“ 10”時, din[2]選通;當(dāng) sel為“ 11”時, din[3]選通。 FLEX10K 還具有多個低失真時鐘,以及時鐘鎖定和時鐘自舉鎖相環(huán)電路,內(nèi)部三態(tài)總線等特性。 當(dāng)環(huán)境溫度變化時,冷端溫度隨之變化,熱電偶等的電勢值隨之變化 E
點(diǎn)擊復(fù)制文檔內(nèi)容
研究報告相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1