【正文】 icity and the protocol characteristic of data bus， and it has already widely used in the aviation electron system． This standard propose a series of requests to the digital bus technology which are obligatory to the aviation airplane numeraI/Order/response， time sharing multiple use， including data bus information flow and function format． This article first introduces about the FPGA and Manchester Encoder， especially is the introduction of its two position unit,It including String and convert and Manchester the one that told emphatically is quartusⅡ of Operation and Simulation， in the1553B39。在飛機(jī)制造中，航空電子系統(tǒng)是其中重要的組成部分，而航空電子系統(tǒng)中數(shù)據(jù)總線是關(guān)鍵技術(shù)之一。 學(xué)士學(xué)位論文原創(chuàng)性聲明 本人聲明，所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立完成的研究成果。 本課題基于 FPGA 平臺實(shí)現(xiàn)曼徹斯特編碼器的設(shè)計(jì)。對本文的研究做出重要貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過的材料。本人授權(quán) 大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 第 8 周 第 14 周 : 熟悉 FPGA 編程，使用 VHDL 語言完成曼徹斯特編碼器的設(shè)計(jì)。本人完全意識到本聲明的法律后果由本人承擔(dān)。 本文首先對 FPGA 和曼徹斯特編碼相關(guān) 原理進(jìn)行概述，尤其是航空數(shù)據(jù)總線MILSTD1553B。在飛機(jī)制造中，航空電子系統(tǒng)是其中重要的組成部分，而航空電子系 統(tǒng)中數(shù)據(jù)總線是關(guān)鍵技術(shù)之一。本文的主要工作就是研究 1553B 曼徹斯特碼編碼器的設(shè)計(jì)及實(shí)現(xiàn)。數(shù)據(jù)位輸入結(jié)束后，編碼器將對輸入的數(shù) 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 2 據(jù)信元進(jìn)行奇偶校檢，如果在輸入的數(shù) 據(jù)信元中“ 1”的個數(shù)為奇數(shù)，編碼器輸出一個上升沿，反之若數(shù)據(jù)信元中“ 1”的個數(shù)為偶數(shù)則輸出一個下降沿。 圖 FPGA 的基本結(jié)構(gòu) 目前以硬件描述語言（ Verilog 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。 一、 VHDL 語言的發(fā)展歷史 本次畢業(yè)設(shè)計(jì)就是應(yīng)用 VHDL語言， 是一種用于 數(shù)字 電路設(shè)計(jì)的高級語言 。 VHDL 語言 是一種用于電路設(shè)計(jì)的高級語言。下面我們來看看 FPGA 的設(shè)計(jì)流程， Quartus II 環(huán)境下的 FPGA 設(shè)計(jì)過程主要包括 5 個步驟： ●設(shè)計(jì)輸入 運(yùn)用電路原理圖輸入、 HDL文本輸入等方式，表達(dá)設(shè)計(jì)思想，指定所用 HIGA器件的型號，分配其外部管腳。本次設(shè)計(jì)主要是在 quartusⅡ 軟件中進(jìn)行功能仿真驗(yàn)證。為了將該標(biāo)準(zhǔn)僅僅應(yīng)用于空軍系統(tǒng)， 1980年美國空軍曾經(jīng)對 1553B標(biāo)準(zhǔn)的應(yīng)用選擇實(shí)施了諸多限制，但是工業(yè)界卻普遍認(rèn)為這樣的做法大大低估了 1553B的應(yīng)用能力，它應(yīng)該擁有更廣泛的使用權(quán)限。在這三種類型的字中，命令字位于每條消 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 9 息的起始部分，其內(nèi)容規(guī)定了該次傳輸?shù)木唧w要求。 BC 通過驗(yàn)收 RT 回答的狀態(tài)字來檢驗(yàn)傳輸是否成功并做后續(xù)的操作。 曼徹斯特編碼電平跳變的規(guī)則是：低電 平的中間時刻跳變表示‘ 0’，用高電平中間時刻的跳變表示‘ 1’，如下圖 所示。 2．編碼器把來自外部的并行二進(jìn)制數(shù)據(jù)轉(zhuǎn)化為串行信息。在信號的編碼方面本設(shè)計(jì)經(jīng)過很多次修改，編碼沒有信號的丟失，并且奇偶校驗(yàn)位的數(shù)據(jù)匹配，完全滿足系統(tǒng)設(shè)計(jì)的四點(diǎn)要求 ,系統(tǒng)框圖如 所示。 use 。event and clkl=39。039。 編碼器的設(shè)計(jì)流程如圖 所示： 當(dāng)使能信號為高電平時，編碼周期開始， 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 15 39。 圖 曼徹斯特編碼流程 上述的流程圖中 ss 為同步選擇信號， din 為數(shù)據(jù)輸入信號。 復(fù)位信號 clk :in std_logic。 Signal counter:std_logic_vector(5 downto 0)。 counter=000000。039。 if ss=39。039。 else tem_register(5)=39。then tem_register(0)=39。139。 if counter=101000then counter=000000。 end process。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 20 圖 新建并串轉(zhuǎn)換 VHDL 文件 新建完 VHDL 文件以后就開始輸入 VHDL 代碼，在 quartusⅡ中，如下圖 所示。 新建波形文件進(jìn)行仿真，選擇 File→ New命令或是單擊新建圖標(biāo)，選擇Vector Waveform File項(xiàng)。在下圖 所示圖中點(diǎn) generate function simulation list按鈕。039。仿真結(jié)果如圖 所示。在并串轉(zhuǎn)換器和曼徹斯特編碼器中分別選擇 File→ Create/Update→ Create Symbol Files for Current File編譯文件并為該文件生成模塊文件如圖 。 圖 系統(tǒng)模塊框圖 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 32 經(jīng)過了原理和代碼的輸入之后，就開始進(jìn)行編譯。創(chuàng)建完網(wǎng)表文件之后就可以點(diǎn)擊 start按鈕。上圖中兩個時鐘周期為一個比特，上跳變?yōu)椤?0’，下跳變?yōu)椤?1’。 1553B 協(xié)議數(shù)據(jù)的曼碼編碼器也因此漸顯其重要性。 FPGA 是我們的一門專業(yè)選修課，本人學(xué)習(xí)這門課程也才半年的時間，但是在本次畢業(yè)設(shè)計(jì)中學(xué)到了很多知識。從 15 位數(shù)據(jù)線到 0位它的輸入為 1101001110100110。編輯波形文件再保存，保存名為 mancodec。單擊 OK按鈕退出 Symbol對話框，適當(dāng)位置放置 encode模塊。因?yàn)閿?shù)據(jù)位有 9個‘ 1’所以輸出的奇偶校驗(yàn)位為‘ 0’。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 27 圖 （ a） 曼徹斯 特編碼器代碼輸入 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 28 圖 （ b） 曼徹斯特編碼器代碼輸入 在輸入完代碼以后，就保存當(dāng)前文件，點(diǎn)保存快捷方式，命名為 encode文件名。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 26 圖 并串轉(zhuǎn)換結(jié)果分析圖 在 datain 端口中輸入 1101001110100110十六位的并行數(shù)據(jù)。這波形文件的端口都已經(jīng)添加進(jìn)去了?？梢栽趒uartusⅡ中直接點(diǎn)擊編譯快捷方式。 圖 曼徹斯特編碼器 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 19 6 系統(tǒng)仿真及結(jié)果分析 并串轉(zhuǎn)換 器 仿真及結(jié)果分析 打開 QuartusⅡ 軟件，新建一個工程為 encode，如圖 所示。139。 in_counter=not in_counter。 odd_bit=not odd_bit。 if in_counter=39。 elsif counter=100111 then if odd_bit=39。 數(shù)據(jù)同步字產(chǎn)生 end if。)then if in_en=39。039。 奇偶校檢信號 Begin Date_out=tem_register(5)。 編碼信元輸入端 Date_out:out std_logic。 USE 。 39。 end behav。)then tmpreg=datain。 end p_to_s。它的流程圖如圖 。 系統(tǒng) 設(shè)計(jì)思路 根據(jù)系統(tǒng)的設(shè)計(jì)要求，需要解決外部數(shù)據(jù)的并串轉(zhuǎn)換和數(shù)據(jù)編碼問題，而曼徹斯特編碼器是本文的設(shè)計(jì)重點(diǎn)，思路如下： 在每個周期的開頭加同步字頭 ,數(shù)據(jù)輸入時，輸入時間將持續(xù) 16個編碼周期，若輸入的數(shù)據(jù)信元為“ 1”，編 碼就通過輸出一個下降沿來表示，當(dāng)輸入數(shù)據(jù)為“ 0”時，編碼則輸出一個上升沿。但每一個碼元都被調(diào)成兩個電平，所以數(shù)據(jù)傳輸速率 只有調(diào)制速率的 1/2。 02 位 中間 318 位數(shù)據(jù)位 19 位 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文