【正文】 8 0 9 初 始 化L O C K : 0 1由 L O C K 信 號(hào) 所 存轉(zhuǎn) 換 好 的 數(shù) 據(jù)啟 動(dòng) A / D 轉(zhuǎn) 換采 樣 周 期 中 等 待E O C = ’ 1 ’ 正 在轉(zhuǎn) 換E O C = ’ 1 ’ 轉(zhuǎn) 換 結(jié) 束O E = ’ 1 ’數(shù) 據(jù) 輸 出 有 效 圖 ADC0809 采樣狀態(tài)圖 A L ES T A R TE O CO ED [ 7 . . 0 ]Z Z Z Z Z Z Z Z D A T A 圖 ADC0809 工作時(shí)序 用狀態(tài)機(jī)對(duì) 0809 進(jìn)行采樣控制首先必須了解工作時(shí)序，然后作出狀態(tài)圖，最后寫(xiě)出相應(yīng)的 VHDL 代碼。 ARCHITECTURE if_m4arch OF mux4 IS BEGIN PROCESS(din,sel) BEGIN IF(sel=00)THEN yout=din(0)。 6）具有快速建立時(shí) 間和時(shí)鐘到輸出的外部寄存器 7）具有良好的軟件設(shè)計(jì)支持和布局布線能力 8．硬件原理圖 見(jiàn)附錄 A 系統(tǒng)軟件設(shè)計(jì) 1． CD4052 控制模塊 如圖 所示， CD4052 模塊用來(lái)控制四支熱電偶的選通， din 為四支熱電偶輸入。另外， FLEX10K 器件也提供多 電壓 I/O 接口，它允許器件橋接在不同電壓工作的系統(tǒng)中。 此時(shí)補(bǔ)償電橋?qū)犭娕蓟芈返臒犭妱?shì)沒(méi)有影響。直到 A/D轉(zhuǎn)換完成， EOC 變?yōu)楦唠娖?，指?A/D 轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個(gè)信號(hào)可用作中斷申請(qǐng)。 （ 3） ADC0809 的內(nèi)部邏輯結(jié)構(gòu) 。 EOC： A/D 轉(zhuǎn)換結(jié)束信號(hào)，輸出，當(dāng) A/D 轉(zhuǎn)換結(jié)束時(shí)，此端輸出一個(gè)高電平（轉(zhuǎn)換 期間一直為低電平） 。 3） 轉(zhuǎn)換時(shí)間 為 100μs 4） 單個(gè)＋ 5V 電源供電 5） 模擬輸入電壓范圍 0～＋ 5V，不需零點(diǎn)和滿刻度校準(zhǔn)。同時(shí)被測(cè)信號(hào)源的內(nèi)阻無(wú)法進(jìn)行控制，而信號(hào)內(nèi)阻的變化可能使放大器兩個(gè)輸入端分別到地的電阻失配，這種失配 除了造成增益變化外，還有可能導(dǎo)致共模抑制比下降。 2． 多路選擇開(kāi)關(guān)（ CD4052） 雙四路模擬開(kāi)關(guān) CD4052 的引腳功能如 圖 所示 。 （ 3） 數(shù)字化輸出：與 FPGA 系統(tǒng)接口必然要采用數(shù)字化輸出及數(shù)字化接口，而作為模擬小信號(hào)測(cè)溫元件的熱電偶顯然 無(wú) 法直接滿足這個(gè)要求。 此設(shè)計(jì) 是對(duì) 四路溫度 進(jìn)行巡回檢測(cè) ， 經(jīng)四路選擇器 CD4052 將采集信號(hào)送入 集成芯片 MAX6675 進(jìn)行信號(hào)放大、冷端補(bǔ)償、線性化等處理 ，最終顯示。 基于虛擬儀器的溫度巡檢儀 如圖 所示，此系統(tǒng)是基于 AT89S51 為主機(jī)，它相當(dāng)于一般用于數(shù)據(jù)采集卡系統(tǒng)中的數(shù)據(jù)采集卡，兩個(gè)數(shù)字式單總線傳感器 DS18B20 從器件，替換 了傳統(tǒng)的溫度傳感器，構(gòu)建一個(gè)四 路溫度的巡回測(cè)量功能，溫度值通過(guò) 四 個(gè)四位數(shù)碼管顯示，并通過(guò) RS232接口將溫度數(shù)據(jù)送上位機(jī)處理，利用上位機(jī)軟件 LabVIEW 完成了數(shù)據(jù)采集、顯示、分內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 11 析及處理，從而構(gòu)建了一個(gè)四 路溫度測(cè)量系統(tǒng)，該系統(tǒng)采用單片機(jī)替代了價(jià)格昂貴的數(shù)據(jù)采集板卡實(shí)現(xiàn)了對(duì)溫度的采集與測(cè)量。 DS18B20 的供電方式為外部電源。強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu) ， 從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 1987 年底 ， VHDL 被 IEEE(The Institute of Electricaland Electronics Engineers)和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。 時(shí)序仿真就是接近真實(shí)器件運(yùn)行特性的仿真，仿真文件中已包含器件硬件特性參數(shù)，因而，仿真精度高。 整個(gè)綜合過(guò)程就是將設(shè)計(jì)者在 EDA 平臺(tái)上編輯輸入的 HDL 文本、原理圖或狀態(tài)圖形描述，依據(jù)給定的硬件結(jié)構(gòu)組件和結(jié)束控制條件進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 7 獲得門級(jí)電路甚至更底層的電路描述網(wǎng)表文件。 狀態(tài)圖輸入法就是根據(jù)電路的控制條件和不同的轉(zhuǎn)換方式，用繪圖的方法，在 EDA工具的狀態(tài)圖編輯器上繪出狀態(tài)圖，然后由 EDA 編輯器和綜合器將此狀態(tài)變化流程圖編譯綜合成電路網(wǎng)表。 EDA 設(shè)計(jì)流程 圖 是基于 EDA 軟件的 FPGA/CPLD 開(kāi)發(fā)流程框圖，以下將分別介紹各 設(shè)計(jì)模塊的功能特點(diǎn)。它們的工作狀態(tài)全都由編程數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)設(shè)定。 FPGA 兼容了 MPGA 和陣列型 PLD 兩者的優(yōu)點(diǎn)，因而具有更高的集成度、更強(qiáng)的邏輯實(shí)現(xiàn)能力和更好的設(shè)計(jì)靈活性。 現(xiàn)在 EDA 這個(gè)詞用得很廣，有將 PROTEL、 PSPICE、 EWB、 POWERPCB 等都稱為 EDA 軟件，這或許是不恰當(dāng)?shù)?。著名的電路仿真軟?SPICE (Simulation Program for Integrated Circuit Emphasis)就是這個(gè)時(shí)代的代表作。其測(cè)溫原理是：多個(gè)傳感器的輸出電參數(shù)隨溫度的變化而變化，輸內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 2 出并變換成統(tǒng)一規(guī)格的電信號(hào)，由多路自動(dòng)開(kāi)關(guān)逐路選通，以采樣、量化、編碼和必要的輔助運(yùn)算方法將模擬量轉(zhuǎn)換成數(shù)字量。 溫度巡檢儀發(fā)展概況 在溫度巡檢儀沒(méi)有普及運(yùn)用之前，溫度計(jì)測(cè)溫被運(yùn)用在大多數(shù)溫度測(cè)量場(chǎng)合。軟件則分別在 MUXPLUSⅡ 和 QuartusⅡ環(huán)境下 用 VHDL 語(yǔ)言 實(shí)現(xiàn)。 ：任務(wù)書(shū)、開(kāi)題報(bào)告、外文譯文、譯文原文（復(fù)印件）。 作者簽名： 日 期： 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) II 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說(shuō)明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)校可以采用影印、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉?jī)?nèi)容。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) III 注 意 事 項(xiàng) （論文）的內(nèi)容包括： 1）封面（按教務(wù)處制定的標(biāo)準(zhǔn)封面格式制作） 2）原創(chuàng)性聲明 3）中文摘要（ 300 字左右）、關(guān)鍵詞 4）外文摘要、關(guān)鍵詞 5）目次頁(yè)（附 件不統(tǒng)一編入） 6）論文主體部分：引言（或緒論）、正文、結(jié)論 7）參考文獻(xiàn) 8）致謝 9）附錄（對(duì)論文支持必要時(shí)） ：理工類設(shè)計(jì)（論文）正文字?jǐn)?shù)不少于 1 萬(wàn)字（不包括圖紙、程序清單等），文科類論文正文字?jǐn)?shù)不少于 萬(wàn)字。方案一： 熱電偶在經(jīng)過(guò)多路的選擇之后 , 經(jīng) 冷端補(bǔ)償 和 放大處理，進(jìn)入 A/D 轉(zhuǎn)換器，經(jīng)過(guò)FPGA 芯片 處理并在 LED 上顯示 ；方案二：熱電偶輸出信號(hào)直接經(jīng)集成芯片 MAX6675處理，再經(jīng)過(guò) FPGA 芯片在 LED 上顯示。 在工業(yè)領(lǐng)域極端惡劣工作環(huán)境下，溫度的測(cè)量常伴有巨大的撞擊力或高溫氣體的高速流動(dòng)，其共同特點(diǎn)是溫度高且是瞬態(tài)變化的，響應(yīng)時(shí)間可達(dá) ms 甚至 ps 級(jí)，測(cè)量技術(shù)難度大 .目前，常用的溫度采集系統(tǒng)絕大部分是由集成溫度傳感器和單片機(jī)構(gòu)成 的，這種方案 有一定的局限性 ，因此采用效率和自動(dòng)化水平更高的新的測(cè)量手段，是溫度測(cè)控系統(tǒng)的發(fā)展趨勢(shì)。它是 由溫度傳感器和顯示、記錄儀表構(gòu)成。這就是CAE(Computer AidedEngineering)的概念 ， 主要用于電氣原理圖的輸入、邏輯仿真、電路分析、布局布線和 PCB 設(shè)計(jì)?？梢哉f(shuō)這個(gè)階段才真正稱內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 4 得上是 EDA 時(shí)期。 可編程 邏輯門陳列（ FPGA） FPGA 由許多獨(dú)立的可編程邏輯模塊組成，用戶可以通過(guò)編程將這些模塊連接起來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。這三種可編程的單元分別是輸入 /輸出模塊 IOB(I/O Block)、可編程邏輯模塊 CLB（ Configurable Logic Block）和互聯(lián)資源 IR(Interconnect Resource)。 （ 3） FPGA 的編程數(shù)據(jù)不便于保密。 原理圖編輯繪制完成后，原理圖編輯器將會(huì)對(duì)輸入的圖形文件進(jìn)行排錯(cuò)，之后再將其編譯成適用于邏輯綜合的文件。綜合就是將電路的高級(jí)語(yǔ)言轉(zhuǎn)換成低級(jí)語(yǔ)言。仿真是在 EDA 設(shè)計(jì)過(guò)程中的重要步驟。 VHDL硬件描述語(yǔ)言介紹 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language， 誕生于 1982 年。與其它的 HDL 相比 ， VHDL 具有更強(qiáng)的行為描述能力 ， 從而決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。通過(guò)對(duì)外界溫度進(jìn)行測(cè)量 ， 主要完成數(shù)據(jù)的采集、處理、顯示、報(bào)警等功能。系統(tǒng)軟件設(shè)計(jì)采用模塊化設(shè)計(jì) ， 程序采用匯編語(yǔ)言編程 ， 系統(tǒng)功能由復(fù)位子程序、讀 /寫(xiě)子程序、溫度轉(zhuǎn)換子程序、顯示子程序、報(bào)警子程序等來(lái)完成。 c r y s t a lx 0x 1x 2x 3y 0y 1y 2y 3XYXYT +T S C KS OC SA D S C KD A T AA D C SA D C L KO U T _ D A T AS t r i n g i n t oP a r a l l e l o u tC L KI ND I S P L A YD I S P L A YD I S P L A YS E R D E SA / D ( M A X 6 6 7 5 )M A X 6 6 7 5C D 4 0 5 2F P G A ( F L E X 1 0 K )L E D D r v i e rL E D 1L E D 2L E D 3C D 4 0 5 2 圖 總體 方框圖 由 圖 可知 系統(tǒng)主要包括 FPGA 芯片 、檢測(cè)溫度的 熱電偶 溫度傳感器、 集成片MAX6675 及顯示輸出 。 （ 2） 冷 端 補(bǔ)償：熱電偶輸出的熱電勢(shì)為冷端保持為 0℃ 時(shí)與測(cè)量端的電勢(shì)差值，而在實(shí)際應(yīng)用中冷端的溫度是隨著環(huán)境溫度而變化的，故需進(jìn)行冷 端補(bǔ)償。這種熱點(diǎn)偶的主要缺點(diǎn)是如果用于還原性介質(zhì)中，熱電極會(huì)很快受到腐蝕，在此情況下，只能用于測(cè)量 500℃以下的溫度。 對(duì)電子測(cè)量電路的放大器，其輸入信號(hào)的最大幅度一般可能僅有幾毫伏，而共模噪聲電平可能高達(dá)幾伏，所以放大器的輸入漂移、噪聲抑制和共模抑制比對(duì)放大器的動(dòng)態(tài)性能的影響是至關(guān)重要的。 2） 具有轉(zhuǎn)換起?？刂贫?。 START： A/D 轉(zhuǎn)換啟動(dòng)信號(hào)，輸入，高電平有效。 GND： 接 地 端 。下降沿啟動(dòng) A/D 轉(zhuǎn)換，之 后 EOC 輸出信號(hào)變低，指示轉(zhuǎn)換正在進(jìn)行。 在某一溫度下，設(shè)計(jì)電橋處于平衡狀態(tài)，則電橋輸出為 0，該溫度稱為電橋平衡點(diǎn)溫度或補(bǔ)償溫度。嵌入式陣列是由一系列嵌入式陣列塊（ EAB）組成的，它能夠用來(lái)實(shí)現(xiàn)各種存儲(chǔ)器和復(fù)雜的邏輯功能。 5）功能強(qiáng)大的 I/O 引腳：每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制；每個(gè) I/O引腳都有漏極開(kāi)路選擇；可編程輸出電壓擺率控制可以減小開(kāi)關(guān)噪聲。 END mux4。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 21 2． ADC0809 控制模塊 （ 1） ADC 采樣 控制 利用 FPGA 直接控制 0809 對(duì)模擬信號(hào)進(jìn)行采樣，然后將 轉(zhuǎn)換好的 8 位二進(jìn)制數(shù)據(jù)迅速存儲(chǔ)到存儲(chǔ)器中，在完成對(duì)模擬信號(hào)一個(gè)或數(shù)個(gè)周期的采樣后，由外部電路系統(tǒng)將存儲(chǔ)器中的采樣數(shù)據(jù)讀出處理。在狀態(tài) st4，由狀態(tài)機(jī)向 FPGA 中的鎖存器發(fā)出鎖存信號(hào)（ LOCK 的上升沿），將 0809 輸出的數(shù)據(jù)進(jìn)行鎖存。 ENTITY adc IS PORT( D:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 Q=REGL。OE=39。039。LOCK=39。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 24 END IF。139。OE=39。139。 END IF。 圖 選擇 LPM_ROM 窗口 （ 2）選擇 ROM 控制線、地址線和數(shù)據(jù)線。這種類型的譯碼器稱為顯示譯碼器。 END led7s。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說(shuō)明書(shū) (畢業(yè)論文 ) 30 WHEN0111=LED7S=1111000。 圖 七段譯碼器外部接口 5． ROM 與七段譯碼顯示模塊 為了驗(yàn)證譯碼能否反應(yīng) ROM 表中數(shù)值情況，特意采用 ROM 與七段譯碼聯(lián)合仿真。測(cè)溫范圍 0～